[发明专利]隧道场效应晶体管及其形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种隧道场效应晶体管及其形成方法。

背景技术

金属氧化物半导体（Metal-Oxide-Semiconductor，简称为MOS）技术已经得到了广泛的应用，例如互补金属氧化物半导体（Complementary Metal Oxide Semiconductor，简称为CMOS）晶体管已成为半导体集成电路中的核心元件。为了使集成电路的性能和封装密度不断提高，以及使集成电路的成本不断降低，CMOS晶体管的特征尺寸在不断缩小。

然而，随着CMOS晶体管的尺寸不断缩小，CMOS晶体管的总功率消耗不断增加。其原因有：一、短沟道效应越来越明显（如漏电流增加）；二、难以使电源电压随着CMOS晶体管尺寸的减小而继续减小。后者主要是由于典型的MOS晶体管的亚阈值摆幅（sub-threshold swing）具有约为60毫伏/10×10^-6体积分数(mV/decade)的极限值，使得将晶体管由关状态切换至开状态需要一定的电压改变，CMOS晶体管具有最小电源电压。

由于隧穿场效应晶体管（Tunneling Field-Effect Transistor，简称为TFET）没有短沟道效应的问题，且由于其亚阈值摆幅可小于60mV/decade，可使用更低的工作电压，隧穿场效应晶体管被认为是CMOS晶体管的继承者。但是，现有隧穿场效应晶体管的工作电流较低、驱动能力较差。

有鉴于此，实有必要提出一种隧穿场效应晶体管及其形成方法，提高隧穿场效应晶体管的工作电流，克服现有技术的缺陷。

发明内容

本发明解决的问题是提供一种隧穿场效应晶体管及其形成方法，提高隧穿场效应晶体管的工作电流，进而提高隧穿场效应晶体管的驱动能力，使其在后续驱动电容进行充电放电的速度较快，提高了包括隧穿场效应晶体管的器件的响应速度。

为解决上述问题，本发明提供一种隧穿场效应晶体管，包括：

半导体衬底，所述半导体衬底包括鳍部；

栅极结构，所述栅极结构横跨所述鳍部的中部；

源极，所述源极横跨所述鳍部的一端；

漏极，位于所述鳍部的另一端；

所述漏极的导电类型为第一导电类型，所述源极的导电类型为第二导电类型，所述第一导电类型和所述第二导电类型不同。

可选的，所述漏极位于所述鳍部内。

可选的，所述漏极横跨所述鳍部。

为解决上述问题，本发明还提供一种隧穿场效应晶体管的形成方法，包括：

提供半导体衬底，所述半导体衬底包括鳍部；

形成横跨所述鳍部中部的栅极结构；

在所述鳍部的一端形成横跨所述鳍部的源极；

在所述鳍部的另一端形成漏极；

所述漏极的导电类型为第一导电类型，所述源极的导电类型为第二导电类型，所述第一导电类型和所述第二导电类型不同。

可选的，形成所述漏极的方法包括：对所述鳍部的另一端进行重掺杂离子注入。

可选的，形成所述漏极的方法包括：在所述鳍部的另一端形成横跨所述鳍部的漏极。

可选的，形成所述源极的方法为：在进行外延生长工艺的同时进行离子掺杂，所述离子掺杂的离子的导电类型为第二导电类型。

可选的，在形成所述源极和所述漏极之前，所述形成方法还包括：对所述鳍部的一端和另一端进行轻掺杂离子注入，所述轻掺杂离子注入的掺杂离子的导电类型为第一导电类型。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案中隧穿场效应晶体管包括横跨半导体衬底中鳍部中部的栅极结构，横跨鳍部一端的源极和位于鳍部另一端的漏极。由于源极与鳍部的接触面的面积较大，隧穿场效应晶体管中PN结隧穿面积较大，有效增大了隧穿场效应晶体管的工作电流，提高了隧穿场效应晶体管的驱动能力，使其在后续驱动电容进行充电放电时的速度较快，最终提高了包括隧穿场效应晶体管的器件的响应速度。

附图说明

图1是现有工艺中隧穿场效应晶体管的剖面结构示意图；

图2至图6是本发明隧穿场效应晶体管的形成方法一个实施例的示意图。

具体实施方式