[发明专利]VDMOS器件的制作方法

说明书

技术领域

本发明涉及半导体芯片制造工艺技术，尤其涉及一种垂直双扩散金属氧化物半导体场效应管（Vertical Double-diffused MOSFET；简称：VDMOS）器件的制作方法。

背景技术

图1为现有技术中VDMOS器件的平面示意图，如图1所示，影响该VDMOS器件阈值电压的因素主要包括：栅氧化层的厚度和沟道区掺杂浓度。目前，调整VDMOS器件阈值电压，以解决栅氧化层的厚度和沟道区掺杂浓度对VDMOS器件阈值电压的影响的方法主要包括：改变栅氧化层厚度；改变P-体区的注入剂量，以达到改变沟道区掺杂浓度的目的；改变P-体区的驱入时间；或者，改变N外延层的电阻率，以影响到沟道区。

但是，若采用上述改变栅氧化层厚度的方法，则在阈值电压往低的方向调整时，会使得栅氧化层厚度变薄，且栅氧化层的击穿电压变低，从而影响栅源漏电。若采用上述改变P-体区的注入剂量的方法，则会造成P-体区的结深发生变化，从而影响到源漏击穿电压以及导通电阻。若采用上述P-体区的驱入时间的方法，则也会影响到源漏击穿电压以及导通电阻。若采用上述改变外延层的电阻率的方法，则也会影响到源漏击穿电压和导通电阻。因此，当采用现有技术对VDMOS器件阈值电压进行调整的同时，会导致栅源漏电或者影响源漏击穿电压以及导通电阻的问题。

发明内容

本发明提供一种VDMOS器件的制作方法，用于解决现有技术中在调整VDMOS器件阈值电压的同时造成的栅源漏电或者影响源漏击穿电压以及导通电阻的问题。

本发明的第一个方面是提供一种VDMOS器件的制作方法，包括：

依次制作分压环、栅氧化层和多晶栅极；

对第一P-体区进行注入以及驱入，再对第二P-体区进行注入以及驱入；其中，对所述第二P-体区进行驱入的结深小于对所述第一P-体区进行驱入的结深；

依次制作N+源区、氮化硅层、P+深体区、介质层、接触孔和源极金属，以形成所述VDMOS器件。

本发明的技术效果是：依次制作分压环、栅氧化层和多晶栅极；对第一P-体区进行注入以及驱入，再对第二P-体区进行注入以及驱入；依次制作N+源区、氮化硅层、P+深体区、介质层、接触孔和源极金属，以形成VDMOS器件，由于采用两次注入和驱入方式制作P-体区，且第二P-体区进行驱入的结深小于对第一P-体区进行驱入的结深，因此，在调整该VDMOS阈值电压时，不会造成栅源漏电或者影响源漏击穿电压以及导通电阻，从而解决了现有技术中在调整VDMOS器件阈值电压的同时造成的栅源漏电或者影响源漏击穿电压以及导通电阻的问题。

附图说明

图1为现有技术中VDMOS器件的平面示意图；

图2为本发明VDMOS器件的制作方法的一个实施例流程图；

图3为本发明VDMOS器件的制作方法的另一个实施例的流程图；

图4为本发明VDMOS器件的制作方法的又一个实施例的流程图；

图5为本实施例中栅氧化层制作后的平面示意图；

图6为本实施例中多晶栅极制作后的平面示意图；

图7为本实施例中第一P-体区制作后的平面示意图；

图8为本实施例中第二P-体区制作后的平面示意图；

图9为本实施例中N+源区的制作的示意图和N+源区制作后的平面示意图；

图10为本实施例中氮化硅层制作后的平面示意图；

图11为本实施例中P+深体区制作后的平面示意图；

图12为本实施例中介质层和接触孔制作后的平面示意图；

图13为本实施例中源极金属制作后的平面示意图。

具体实施方式

图2为本发明VDMOS器件的制作方法的一个实施例流程图，如图2所示，本实施例的方法包括：

步骤101、依次制作分压环、栅氧化层和多晶栅极。

步骤102、对第一P-体区进行注入以及驱入，再对第二P-体区进行注入以及驱入；其中，对所述第二P-体区进行驱入的结深小于对所述第一P-体区进行驱入的结深。

在本实施例中，在制作P-体区时，分成两次注入和驱入的方式，其中一次注入和驱入专门用于调整阈值电压；另一次注入和驱入专门用于保证源漏击穿电压和导通电阻。从而可以实现在调整VDMOS器件阈值电压的同时，不影响到VDMOS器件的其他电性参数。

步骤103、依次制作N+源区、氮化硅层、P+深体区、介质层、接触孔和源极金属，以形成VDMOS器件。