[发明专利]具有嵌入式MOS变容二极管的FinFET及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，更具体地，涉及一种具有嵌入式MOS变容二极管的鳍式场效应晶体管及其制造方法。

背景技术

晶体管是现代集成电路的关键部件。为了满足逐渐增快的速度需求，晶体管的驱动电流需要逐渐地增大。由于晶体管的驱动电流与晶体管的栅极宽度成比例，因此优选具有更大宽度的晶体管。然而，栅极宽度的增加与半导体器件尺寸减小的需求相矛盾。因而开发鳍式场效应晶体管(FinFET)。

在当前最先进的电路中，集成电路的操作频率为大约几百兆赫兹(MHz)至几吉赫兹(GHz)之间。在此类电路中，时钟信号的上升时间非常短，因此供电线中的电压波动可能非常大。对电路进行供电的供电线路中的不期望的电压波动可导致在其内部信号上的噪声并会使噪声容限降级。噪声容限的降级会降低电路可靠性甚至导致电路故障。

为减小供电线路中的电压波动的幅度，可以使用滤波或去耦电容器。去耦电容器用作在需要阻止供给电压瞬间下降时额外提供电流给电路的电荷储存器。

在试图将去耦电容器与其他电路相合并时，去耦电容器已被布置在片上。使用片上去耦电容器的一种尝试是使用薄膜平面电容器。然而，为使这些电容器通常具有充分足够大的电容，电容器通常需要较大区域并且难于设计和制造。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括：

位于衬底上方的第一FinFET，所述第一FinFET包括第一组半导体鳍；以及

位于所述衬底上方的用于所述第一FinFET的第一体接触部，所述第一体接触部包括第二组半导体鳍，并且所述第一体接触部横向地与所述第一FinFET相邻。

在可选实施例中，所述第一组半导体鳍包括至少两个半导体鳍，而所述第二组半导体鳍包括至少两个半导体鳍。

在可选实施例中，所述第一组半导体鳍与所述第二组半导体鳍平行。

在可选实施例中，所述第一FinFET还包括位于所述第一组半导体鳍上方的至少一个具有第一宽度和第一长度的有源栅极以及位于所述第一组半导体鳍上方的至少一个伪栅极，并且所述第一体接触部还包括位于所述第二组半导体鳍上方的至少一个具有第二宽度和第二长度的伪栅极。

在可选实施例中，所述第一宽度等于所述第二宽度并且所述第一长度等于所述第二长度。

在可选实施例中，所述第一FinFET还包括至少两个源极区和至少两个漏极区，其中，所述源极区和所述漏极区通过有源栅极分隔开。

在可选实施例中，所述半导体器件还包括：位于所述衬底上方的第二FinFET，所述第二FinFET包括第三组半导体鳍，并且所述第二FinFET在与所述第一体接触部相对的方向上横向地与所述第一FinFET相邻；以及，位于所述衬底上方的用于所述第二FinFET的第二体接触部，所述第二体接触部包括第四组半导体鳍，所述第二体接触部在与所述第一FinFET相对的方向上横向地与所述第二FinFET相邻接。

在可选实施例中，所述第一组鳍具有与所述第二组鳍相同的宽度和长度。

根据本发明的另一方面，还提供了一种FinFET器件，包括：

位于衬底上方的第一FinFET，所述第一FinFET包括：

多个第一鳍；和

位于所述多个第一鳍上方的至少两个有源栅极；以及

位于所述衬底上方的用于所述第一FinFET的第一体接触部，所述第一体接触部包括：

多个第二鳍；和

位于所述多个第二鳍上方的至少两个有源栅极。

在可选实施例中，位于所述多个第二鳍上方的所述至少两个有源栅极形成MOS变容二极管。

在可选实施例中，所述第一FinFET还包括位于所述多个第一鳍上方的至少两个伪栅极，并且所述第一体接触部还包括位于所述多个第二鳍上方的至少两个伪栅极。

在可选实施例中，所述第一FinFET的有源栅极的数量与所述第一体接触部的有源栅极的数量相同。

在可选实施例中，所述第一FinFET的有源栅极与所述第一体接触部的有源栅极横向相邻并对准。

在可选实施例中，所述第一体接触部的至少两个有源栅极电连接至偏压节点，从而形成去耦电容器。

在可选实施例中，所述第一体接触部的至少两个有源栅极电连接至接地节点或电源节点，从而形成去耦电容器。