[发明专利]存储装置、执行读或写操作的方法和包括其的存储器系统

说明书

对相关申请的交叉引用

本申请要求于2011年12月12日向美国专利与商标局提交的美国临时申请No.61/569,320和于2012年10月24日向韩国知识产权局提交的韩国专利申请No.10-2012-0118306的优先权，它们的内容通过引用而被全部合并于此。

技术领域

本发明构思这里一般涉及半导体存储装置，更具体地涉及诸如磁存储单元之类的存储装置、在存储装置中写和/或读数据的方法、和包括该存储装置的存储器系统。

背景技术

非易失性存储器是甚至在到存储单元的电力被去除或断开之后也保持写入到存储单元中的数据的一类存储器。磁电阻式随机存取存储器（MRAM）是这样类型的非易失性存储器。MRAM也是电阻式存储器，以使得根据存储单元的电阻来确定存储在存储单元中的数据的值。特别是在各种电阻式存储器当中，可以基于电流方向和电流量来执行MRAM单元的写操作和读操作。

动态随机存取存储器（DRAM）被广泛用在计算系统和移动设备中，并且对DRAM的操作速度的性能的需要根据硬件和软件的发展而增加。

为了替代广泛使用的DRAM，MRAM需要可与DRAM的写操作和读操作的速度相比较的、写操作和读操作的速度的增加。

发明内容

根据本发明的一方面，提供一种存储装置，其包括被配置为接收第一CSL信号并且输入或输出数据的第一开关、被配置为接收第二CSL信号的第二开关、耦接在第一开关与第二开关之间的读出和锁存电路、和耦接到第二开关的至少一个存储单元。该第二开关被配置为响应于第二CSL信号来控制至少一个存储单元的读或写操作的定时。

在各个实施例中，第二CSL可以是写CSL（WCSL），以及第二开关可以是写开关。

在各个实施例中，在写操作中，读出和锁存电路可以被配置为锁存器。

在各个实施例中，在写操作中，该装置操作在电压模式。

在各个实施例中，第二CSL可以是读CSL（RCSL），以及第二开关可以是读开关。

在各个实施例中，在读操作中，读出和锁存电路可以被配置为操作为读出放大器。

在各个实施例中，在读操作中，该装置操作在电流模式。

在各个实施例中，第二开关可以被配置为分别发送来自于存储单元到存储单元的输入及输出数据。

在各个实施例中，存储装置可以是动态随机存取存储器（DRAM）、相变随机存取存储器（PRAM）、电阻式随机存取存储器（RRAM）或NAND闪速存储器。

在各个实施例中，存储装置可以是磁电阻式随机存取存储器（MRAM）。

在各个实施例中，MRAM可以是STT-MRAM。

在各个实施例中，存储单元可以包括耦接在位线和单元晶体管之间的磁隧道结（MTJ）元件，该单元晶体管具有耦接到字线的栅极。

在各个实施例中，MTJ元件可以包括固定（pinned）层、该固定层上的非磁性的势垒层和该势垒层上的自由层。

在各个实施例中，MTJ元件可以具有横向磁化的方向。

在各个实施例中，MTJ元件可以具有纵向磁化的方向。

在各个实施例中，存储单元可以包括单元晶体管和双磁隧道结（MTJ）元件。双MTJ元件可以连接到位线和单元晶体管，并且该单元晶体管也可以连接到源级线和字线。

根据本发明的另一个方面，提供一种存储装置，其包括被配置为接收第一CSL信号并且被配置为输入/输出数据、被配置为接收写CSL（WCSL）信号的写开关、耦接在第一开关和写开关之间的读出和锁存电路、和耦接到写开关的至少一个存储单元。在写操作中，读出和锁存电路被配置为响应于写CSL信号来锁存输入数据并且将输入数据传送到存储单元。

在各个实施例中，在写操作中，该装置操作在电压模式。

在各个实施例中，第二开关包括被配置为由第一CSL信号产生WCSL信号的至少一个写列选择线（WCSL）发生器和被配置为也接收第一CSL信号并且输出延迟的第一CSL信号以禁止WCSL发生器的延迟电路。

在各个实施例中，第一开关和写开关可以在写操作中被同时激活。

在各个实施例中，第一开关的激活持续时间可以比写开关的激活持续时间短。

在各个实施例中，存储装置可以是动态随机存取存储器（DRAM）、相变随机存取存储器（PRAM）、电阻式随机存取存储器（RRAM）或NAND闪速存储器。

在各个实施例中，存储装置可以是磁电阻式随机存取存储器（MRAM）。