[发明专利]存储装置、执行读或写操作的方法和包括其的存储器系统

权利要求书

1.一种存储装置，包括：

第一开关，被配置为接收第一CSL信号并且输入或输出数据；

第二开关，被配置为接收第二CSL信号；

读出和锁存电路，耦接在该第一开关和第二开关之间；和

至少一个存储单元，耦接到该第二开关，

其中，该第二开关被配置为响应于该第二CSL信号来控制该至少一个存储单元的读或写操作的定时。

2.如权利要求1所述的存储装置，其中，该第二CSL是写CSL（WCSL），并且该第二开关是写开关。

3.如权利要求1所述的存储装置，其中，在写操作中，该读出和锁存电路被配置为锁存器。

4.如权利要求1所述的存储装置，其中，在写操作中，该装置操作在电压模式。

5.如权利要求1所述的存储装置，其中，该第二CSL是读CSL（RCSL），并且该第二开关是读开关。

6.如权利要求1所述的存储装置，其中，在读操作中，该读出和锁存电路被配置为操作为读出放大器。

7.如权利要求1所述的存储装置，其中，在读操作中，该装置操作在电流模式。

8.如权利要求1所述的存储装置，其中，该第二开关被配置为发送分别来自于该存储单元或到该存储单元的输入和输出数据。

9.如权利要求1所述的存储装置，其中，该存储装置是动态随机存取存储器（DRAM）、相变随机存取存储器（PRAM）、电阻式随机存取存储器（RRAM）或NAND闪速存储器。

10.如权利要求1所述的存储装置，其中，该存储装置是磁电阻式随机存取存储器（MRAM）。

11.如权利要求10所述的存储装置，其中，该MRAM是STT-MRAM。

12.如权利要求1所述的存储装置，其中，该存储单元包括：

耦接在位线和单元晶体管之间的磁隧道结（MTJ）元件，该单元晶体管具有耦接到字线的栅极。

13.如权利要求12所述的存储装置，其中，该MTJ元件包括：

固定层；

在该固定层上的非磁性的势垒层；和

在该势垒层上的自由层。

14.如权利要求12所述的存储装置，其中，该MTJ元件具有横向磁化的方向。

15.如权利要求12所述的存储装置，其中，该MTJ元件具有纵向磁化的方向。

16.如权利要求1所述的存储装置，其中，在写操作中，第一开关的激活持续时间比写开关的激活持续时间短。

17.如权利要求1所述的存储装置，其中，该存储单元包括：

单元晶体管；和

双磁隧道结（MTJ）元件，

其中，该双MTJ元件连接到位线和该单元晶体管，并且该单元晶体管也连接到源级线和字线。

18.一种存储装置，包括：

第一开关，被配置为接收第一CSL信号并且输入/输出数据；

写开关，被配置为接收写CSL（WCSL）信号；

读出和锁存电路，耦接在该第一开关和写开关之间；和

至少一个存储单元，耦接到该写开关，

其中，在写操作中，该读出和锁存电路被配置为响应于该写CSL信号锁存输入数据并且将输入数据传送到该存储单元。

19.如权利要求18所述的存储装置，其中，在写操作中，该装置操作在电压模式。

20.如权利要求18所述的存储装置，其中，该第二开关包括：

至少一个写列选择线（WCSL）发生器，被配置为由该第一CSL信号产生该WCSL信号；和

延迟电路，被配置为还接收该第一CSL信号并且输出延迟后的第一CSL信号以禁止该WCSL发生器。

21.如权利要求18所述的存储装置，其中，该第一开关和写开关在写操作中被同时激活。

22.如权利要求18所述的存储装置，其中，该第一开关的激活持续时间比该写开关的激活持续时间短。