[发明专利]具有超结的半导体装置及其制造方法

说明书

本申请要求于2011年5月25日提交到韩国知识产权局的第10-2011-0049796号韩国专利申请的权益，该申请公开的全部内容通过引用并入本文。

技术领域

本发明构思涉及半导体装置，且更具体地，涉及具有超结结构的高压功率半导体装置及其制造方法。

背景技术

总体上，诸如金属氧化物半导体场效应晶体管(MOSFET)和绝缘栅双极晶体管(IGBT)的高压功率半导体装置包括在漂移区的上表面和下表面上分别形成的源区和漏区。同时，高压功率半导体装置包括在与源区相邻的漂移区的上表面上的栅绝缘层，且该高压功率半导体装置包括形成在栅绝缘层上的栅电极。

在高压功率半导体装置的导通状态，漂移区提供关于自漏区流到源区的漂移电流的导电路径，且在高压功率半导体装置的截止状态，漂移区提供由于接收到的反向偏置电压而在垂直方向扩展的耗尽区。根据由漂移区提供的耗尽区的特性，确定高压功率半导体装置的击穿电压。

为最小化高压功率半导体的导通状态内发生的导电损耗且确保快的开关速度，已经进行研究以减少在导通状态提供导电路径的漂移区的电阻。总体上，众所周知能够通过增加漂移区的杂质浓度来降低漂移区的导通电阻。

然而，当漂移区的杂质浓度增加时，漂移区的空间电荷会增加使得击穿电压降低。近来，为解决此问题，已经提出具有称为超结的新的结(junction)结构的高压功率半导体装置，以降低导通状态的电阻且同时确保高的击穿电压。

图1是根据现有技术具有超结结构的高压功率半导体装置的截面图。

参照图1，高压功率半导体装置100具有超结结构，其中，N型柱21和P型柱22在水平方向互相交替，其中N型柱21是N型杂质区且P型柱22是P型杂质区，该N型杂质区和P型杂质区在半导体衬底10上形成的半导体层60内以垂直方向延伸。在超结结构的顶部形成具有低浓度的P型阱区30，即基体层，且在半导体层60的阱区30的上部形成具有高浓度N型(N⁺)杂质的源区40。源电极S电连接到源区40。同时，高压功率半导体装置100在与源区40相邻的半导体层60上表面上包括栅叠层50，该栅叠层50包括栅绝缘层51和栅电极52。置于半导体层60的下表面的半导体衬底10连接到漏电极D。

当高压功率半导体装置100导通时，N型柱21为通过在栅叠层50下形成的沟道自源电极S流到漏电极D的电荷提供导电通路。当高压功率半导体装置100截止时，N型柱21和P型柱22都由于反向偏置电压而耗尽，使得高压功率半导体装置100具有足够高的击穿电压特性。

具体地，当N型柱21的电荷量和P型柱22的电荷量均衡时，N型柱21和P型柱22在截止状态会全耗尽，使得它们可以用作理想的绝缘体。考虑由1/2的N型柱21和与1/2的N型柱21相邻的1/2的P型柱22形成的超结单元U(被虚线以及上部和下部的实线环绕的区域)时，需要满足等式1以便均衡N型柱21的电荷量以及P型柱22的电荷量。

Nn×1/2Wn＝Np×1/2Wp..............................等式(1)

其中，Nn和Np分别表示N型柱21和P型柱22的杂质浓度，且Wn和Wp分别表示N型柱21和P型柱22的宽度。

如上所述，当N型柱21的电荷量与P型柱22的电荷量均衡时，通过将超结单元U的高度H乘以超结单元U间产生的电场可以确定击穿电压。结果，尽管通过增加N型柱21的杂质浓度而降低装置的电阻，但N型柱21的电阻率不会影响击穿电压，使得可能获得高的击穿电压。

发明内容

本发明构思提供一种具有超结的半导体装置和能够获得高击穿电压的半导体装置的制造方法，在以N型柱和P型柱实现的半导体装置中进一步精确地控制超结的电荷均衡。

根据本发明的一方面，提供一种具有超结的半导体装置，所述半导体装置包括：半导体衬底；和阻挡层，所述阻挡层包括第一导电型柱和第二导电型柱，所述第一导电型柱和所述第二导电型柱在所述半导体衬底上在垂直方向延伸，且在水平方向交替排列，其中，在所述阻挡层中，第一导电型掺杂物的浓度分布在所述水平方向是均匀的，且所述第一导电型掺杂物的所述浓度分布在垂直方向变化。

所述第一导电型掺杂物的所述浓度分布可以在所述垂直方向根据预定周期变化。例如，所述第一导电型掺杂物的所述浓度分布中的高浓度部分和低浓度部分可以在垂直方向上重复。

所述第一导电型柱的侧表面和所述第二导电型柱的侧表面可以互相接触，使得所述侧表面具有相反的曲线。