[发明专利]经受应力的半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件及其制造方法。

背景技术

半导体集成电路(IC)工业经历了快速的发展。IC材料和设计中的技术进步产生出了一代又一代IC，每代IC都比前一代IC具有更小更复杂的电路。然而，这些改进同时还增加了处理和制造IC的复杂程度，对于这些即将实现的改进，需要在IC处理和制造中进行类似的改进。在IC的发展期间，随着几何尺寸(即，利用制造工艺可以形成的最小元件或者线)的减小，功能密度(即，单位芯片面积的互连器件的数量)通常会增大。这种按比例缩小的工艺通常提高了生产效率，并且降低了相关成本，从而带来了好处。在缩放趋势期间，可以期望改进了场效应晶体管(FET)的性能。改进FET性能的一种方法是增强沟道区域内的载流子迁移率，该沟道区域为FET的源极和漏极之间的区域。随着器件的持续按比例缩小，尽管现有的方式开始时解决了一些性能问题，但是现有的方式并未在所有方面都完全令人满意。因此，亟需一种改进的制造工艺(及所得到的器件)。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种制造半导体器件的方法，包括：提供衬底；在所述衬底上方形成介电层；在所述介电层内形成第一沟槽，其中，所述第一沟槽延伸穿过所述介电层；在所述第一沟槽内外延(epi)生长第一有源层；以及利用辐射能量选择性地固化邻近所述第一有源层的所述介电层。

在该方法中，其中，形成的所述第一有源层包含硅锗(SiGe)。

在该方法中，其中，形成的所述介电层包含氮化硅(SiN)。

在该方法中，其中，利用辐射能量选择性地固化所述介电层进一步包括紫外线固化、电子束固化、以及激光固化中的一种。

在该方法中，其中，通过利用辐射能量选择性地固化所述介电层，将平面张应力施加到所述第一有源层。

在该方法中，进一步包括：在所述介电层内形成第二沟槽，其中，所述第二沟槽延伸穿过所述介电层；以及在所述第二沟槽内外延(epi)生长第二有源层。

在该方法中，进一步包括：在所述介电层内形成第二沟槽，其中，所述第二沟槽延伸穿过所述介电层，以及在所述第二沟槽内外延(epi)生长第二有源层；且该方法还包括：形成插入在所述衬底和所述第一有源层之间的第一种子层，并且形成插入在所述衬底和所述第二有源层之间的第二种子层。

在该方法中，进一步包括：在所述介电层内形成第二沟槽，其中，所述第二沟槽延伸穿过所述介电层，以及在所述第二沟槽内外延(epi)生长第二有源层；且该方法还包括：形成插入在所述衬底和所述第一有源层之间的第一种子层，并且形成插入在所述衬底和所述第二有源层之间的第二种子层，并且其中，形成的所述第一种子层和形成的所述第二种子层都包含硅(Si)。

在该方法中，进一步包括：在所述介电层内形成第二沟槽，其中，所述第二沟槽延伸穿过所述介电层；以及在所述第二沟槽内外延(epi)生长第二有源层；并且其中，形成的所述第二有源层包含碳化硅(SiC)。

根据本发明的另一方面，提供了一种半导体器件，包括：衬底，具有NMOS区域和PMOS区域；经过紫外线处理的介电层，设置在所述衬底的所述NMOS区域中的所述衬底上方；未经过紫外线处理的介电层，设置在所述衬底的所述PMOS区域中的所述衬底上方；p型外延硅有源层，设置在所述衬底的所述NMOS区域中的所述衬底上方，其中，所述p型外延硅有源层邻近所述经过紫外线处理的介电层的至少一个侧壁，并且其中，所述经过紫外线处理的介电层向所述p型外延硅有源层内施加张应力；以及n型外延硅有源层，设置在所述衬底的所述PMOS区域中的所述衬底上方，其中，所述n型外延硅有源层邻近所述未经过紫外线处理的介电层的至少一个侧壁，并且其中，所述未经过紫外线处理的介电层向所述n型外延硅有源层内施加压应力。

在该半导体器件中，进一步包括：第一种子层，插入在所述衬底和所述p型外延硅有源层之间，以及第二种子层，插入在所述衬底和所述n型外延硅有源层之间。

在该半导体器件中，其中，所述经过紫外线处理的介电层包含氮化硅(SiN)，并且被配置为将所述p型外延硅有源层和所述n型外延硅有源层隔离。

在该半导体器件中，其中，所述p型外延硅有源层包含硅锗(SiGe)。

在该半导体器件中，其中，所述n型外延硅有源层包含碳化硅(SiC)。