[发明专利]一种深沟槽的硅外延填充方法

说明书

技术领域

本发明属于半导体集成电路制造工艺，具体涉及一种深沟槽的填充方法，尤其涉及一种深沟槽的硅外延填充方法。

背景技术

在传统MOSFET(金属-氧化层-半导体-场效晶体管)中，击穿电压随耗尽层(外延层)电阻率的降低而迅速下降，而通态电阻主要有外延层的电阻率来决定，二者是相互矛盾的，即如果要比较高的击穿电压，则通态电阻也会很高；如果要通态电阻低，则击穿电压也会很低。

在超级结MOSFET中，利用交替设置的n型漂移区和p型分割区构成漂移区。将每一个p型分割区设置在相邻的n型漂移区之间以形成p-n结。当MOSFET处于导通状态，漂移电流流经n型漂移区。相反，如果MOSFET处于截止状态，耗尽层从n型漂移区和p型分割区之间的每一个p-n结扩展到n型漂移区中。在这种情况下，由于通过从p型分割区的纵向两侧横向扩展耗尽区的最外端可以加速耗尽，所以将p型分割区同时耗尽。因此，MOSFET的击穿电压变高。此外，通过增加n型漂移区的杂质浓度可以降低MOSFET的导通电阻。

虽然超级结相对传统MOSFET具有较大的优势，但其制造工艺比较困难，主要是交替排列的p型和n形区形成困难，目前有两种主要的形成方法，一是多次外延法，即多次外延形成n漂移区。另一种方法为在N型硅衬底上生长N型厚外延层，然后在厚外延层上刻蚀深沟槽，最后用P型硅外延层填充沟槽，再用CMP(化学机械研磨)方法对沟槽顶部进行平坦化。第一种方法工艺实现较第二种容易，但成本较高；第二种方法工艺难度比较大，特别是深沟槽的硅外延填充，如何保证沟槽填充的质量同时要保持沟槽填充时间不要过长，是该工艺的主要难点。外延填充一般采用含氯的硅源气体和卤化氢的混合气体在沟槽内部生长，沟槽表面有掩模如SiO2，使其在沟槽表面不生长。由于SiO2上无硅生长，CMP只能按时间研磨，因无法保证机台的正常偏差，所以HM(Hard mask，硬掩膜，如SiO2)阻挡层容易被过磨以致损伤下面的外延层。

发明内容

本发明要解决的技术问题是提供一种深沟槽的硅外延填充方法，以解决深沟槽填充CMP研磨无法精确控制的问题。

为解决上述技术问题，本发明提供一种深沟槽的硅外延填充方法，其特征在于，包括如下步骤：

步骤1，在硅衬底上生长N型硅外延层；

步骤2，采用硬掩膜的干法刻蚀在N型硅外延层上形成沟槽，沟槽刻蚀后沟槽顶部有硬掩膜；

步骤3，采用含氯的硅源气体、卤化物气体、氢气以及掺杂气体的混合气体在沟槽内进行第一硅外延生长，形成第一P型硅外延层；

步骤4，采用硅烷、氢气和掺杂气体的混合气体在N型硅外延层上的硬掩膜上和第一P型硅外延层上进行生长，在第一P型硅外延层上形成第二P型硅外延层，在硬掩膜上形成多晶硅或非晶硅。

在步骤2中，所述硬掩膜采用氧化物、氮化物或碳化物。

优选地，在步骤3中，所述含氯的硅源气体为SiCL4，SiHCL3，SiH2Cl2或SiH3Cl；所述卤化物气体为HF，HCL，CL2或F2；所述掺杂气体为B2H6。

在步骤3中，由于卤化物气体在沟槽顶部的刻蚀速率快，在沟槽底部的刻蚀速率慢，所以硅源气体和卤化物的混合气体在沟槽底部生长速率快，在沟槽顶部生长速率慢，即沟槽内进行第一硅外延生长是呈V字形向上生长。

优选地，在步骤4中，所述掺杂气体是B2H6。

优选地，在步骤4中，所述硅烷流量为100-1000sccm，所述氢气流量为10-1OOslm，所述生长温度为900-1100℃，生长压力为20-760Torr。

在步骤3和步骤4之间增加如下步骤：采用卤化氢气体对沟槽进行回刻，以扩大沟槽开口。优选地，所述卤化氢气体流量为0.1-5slm，温度为800-1150℃，压力为20-760Torr，刻蚀时间为5-600秒，回刻到V字形沟槽开口的最大宽度(d)＞V字形沟槽开口的深度(h)为止。

和现有技术相比，本发明具有以下有益效果：本发明在被完全填充或接近完全填充时，更改外延生长工艺，在HM表面生长多晶硅或非晶硅层，这样后续CMP就可以用终点控制法(即磨到HM时为研磨速率突然下降时为终点)来控制研磨量，以解决深沟槽填充CMP研磨无法精确控制的问题。此外，如图10所示，本发明方法中第二生长步骤(在第一P型硅外延层5上生长第二P型硅外延层6，在硬掩膜4上生长多晶硅或非晶硅7，见图4和图9)的生长速率要明显大于第一生长步骤(在沟槽内进行第一硅外延生长，形成第一P型硅外延层5，见图3和图7)的生长速率，可见本发明方法可以提高深沟槽硅外延填充的生产效率。