[发明专利]垂直寄生型PNP三极管及制造方法有效

专利信息
申请号: 201110326331.0 申请日: 2011-10-24
公开(公告)号: CN103066115A 公开(公告)日: 2013-04-24
发明(设计)人: 陈帆;陈雄斌;薛凯;周克然;潘嘉;李昊;蔡莹;陈曦 申请(专利权)人: 上海华虹NEC电子有限公司
主分类号: H01L29/73 分类号: H01L29/73;H01L29/737;H01L29/06;H01L29/08;H01L21/331
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 丁纪铁
地址: 201206 上*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 垂直 寄生 pnp 三极管 制造 方法
【说明书】:

技术领域

发明涉及半导体集成电路制造领域,特别是涉及一种垂直寄生型PNP三极管;本发明还涉及一种垂直寄生型PNP三极管的制造方法。

背景技术

在射频应用中,需要越来越高的器件特征频率。在BiCMOS工艺技术中,NPN三极管,特别是锗硅(SiGe)异质结三极管(HBT)或者锗硅碳异质结三极管(SiGeC HBT)则是超高频器件的很好选择。并且SiGe工艺基本与硅工艺相兼容,因此SiGe HBT已经成为超高频器件的主流之一。在这种背景下,其对输出器件的要求也相应地提高,比如具有一定的电流增益系数和截止频率。

现有技术中输出器件能采用垂直型寄生PNP三极管,现有BiCMOS工艺中垂直寄生型PNP器件的集电极的引出通常先由一形成于浅槽隔离(STI)即浅槽场氧底部的埋层或阱和器件的集电区相接触并将集电区引出到和集电区相邻的另一个有源区中、通过在该另一个有源区中形成金属接触引出集电极。这样的做法是由其器件的垂直结构特点所决定的。其缺点是器件面积大,集电极的连接电阻大。由于现有技术中的集电极的引出要通过一和集电区相邻的另一个有源区来实现、且该另一个有源区和集电区间需要用STI或者其他场氧来隔离,这样就大大限制了器件尺寸的进一步缩小。

发明内容

本发明所要解决的技术问题是提供一种垂直寄生型PNP三极管,能用作高速、高增益BiCMOS电路中的输出器件,为电路提供多一种器件选择,能有效缩小器件面积,能降低集电极连接层电阻,以及降低集电极的接触电阻且是接触电阻的阻值均匀,从而能较大提高器件的截止频率并提高器件的性能。本发明还提供一种垂直寄生型PNP三极管的制造方法。

为解决上述技术问题,本发明提供的垂直寄生型PNP三极管形成于硅衬底上,有源区由浅槽场氧隔离,垂直寄生型PNP三极管的集电区由形成于所述有源区中的一P型离子注入区组成,所述集电区深度大于所述浅槽场氧底部的深度、且所述集电区横向延伸进入所述有源区两侧的浅槽场氧底部。在所述有源区周侧的所述浅槽场氧底部形成有一槽,在所述槽中填充有多晶硅,由填充于所述槽中的所述多晶硅形成多晶硅赝埋层,在所述多晶硅赝埋层中掺入有P型杂质,所述P型杂质还扩散至所述多晶硅赝埋层周侧的所述硅衬底中形成第一P型掺杂区,由所述多晶硅赝埋层和所述第一P型掺杂区组成集电极连接层,所述集电极连接层和所述集电区在所述浅槽场氧的底部相接触;在所述多晶硅赝埋层顶部的所述浅槽场氧中形成有深孔接触,所述深孔接触和所述多晶硅赝埋层接触并引出集电极。

进一步的改进是,所述槽的宽度小于等于所述浅槽场氧的底部宽度,所述槽的深度为0.05微米~0.3微米。

进一步的改进是,所述垂直寄生型PNP三极管的基区由形成于所述有源区中的一N型离子注入区组成,所述基区位于所述集电区上部并和所述集电区相接触;在所述有源区上部形成有N型多晶硅,所述N型多晶硅和所述基区相接触并作为所述基区的引出端,在所述N型多晶硅上形成有金属接触,该金属接触和所述N型多晶硅接触并引出基极。

进一步的改进是,所述垂直寄生型PNP三极管的发射区由形成于所述有源区上部的一P型锗硅外延层组成,所述发射区和所述基区相接触,在所述发射区上形成有金属接触,该金属接触和所述发射区接触并引出发射极。

为解决上述技术问题,本发明提供的垂直寄生型PNP三极管的制造方法包括如下步骤:

步骤一、在硅衬底上形成硬掩模层,采用光刻刻蚀工艺对所述硬掩模层进行刻蚀形成浅沟槽和有源区的图形,其中所述有源区上被所述硬掩模层保护,所述浅沟槽上的所述硬掩模层被去除;以所述硬掩模层为掩模对所述硅衬底进行刻蚀形成浅沟槽。

步骤二、在刻蚀形成所述浅沟槽后的所述硅衬底上淀积氧化膜,并对所述氧化膜进行刻蚀,将位于所述浅沟槽底部的所述氧化膜去除,在所述浅沟槽的侧壁表面形成由所述氧化膜组成的内壁。

步骤三、利用所述硬掩模层和所述内壁做掩模,对所述硅衬底的整个表面进行全面刻蚀,将未被保护的所述浅沟槽底部的所述硅衬底去除一定厚度形成一槽。

步骤四、在所述槽中选择性生长多晶硅,所述多晶硅的厚度和所述槽的深度相同,所述多晶硅将所述槽填平形成多晶硅赝埋层。

步骤五、进行N型离子注入在所述有源区中形成基区,所述基区的N型离子注入要穿过所述硬掩模层。

步骤六、在所述多晶硅赝埋层中进行P型杂质离子注入。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110326331.0/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top