“ｎ型”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2702280个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置-CN201380077391.0有效
发明人：增冈史仁;中村胜光;西井昭人 -专利权人：三菱电机株式会社
申请日： 2013-06-12 - 公布日： 2018-01-19 - 主分类号： H01L29/861 文献下载
摘要：在n－型漂移层(1)的顶面设置有p型正极层(2)。在n－型漂移层(1)的底面设置有n型负极层(3)。在n－型漂移层(1)与n型负极层(3)之间设置有n型缓冲层(4)。n型缓冲层(4)的峰值浓度高于n－型漂移层(1)，低于n型负极层(3)。n－型漂移层(1)与n型缓冲层(4)的连接部分处的载流子浓度的梯度为20～2000cm‑4。
半导体装置

[发明专利]高压金属氧化物半导体元件及其制造方法-CN200510118496.3有效
发明人：李治华;陈铭逸 -专利权人：联华电子股份有限公司
申请日： 2005-10-27 - 公布日： 2007-05-02 - 主分类号： H01L29/78 文献下载
摘要：一种高压金属氧化物半导体元件，包括衬底、N型外延层、隔离结构、栅介电层、栅极、N型漏极区、P型井区、N型源极区、第一N型井区及埋入式N型掺杂区。第一N型井区设置于隔离结构下方及栅极一侧的N型外延层中，且第一N型井区与N型漏极区有重叠区域。埋入式N型掺杂区设置于N型外延层下方的衬底中且与第一N型井区相连接。
高压金属氧化物半导体元件及其制造方法

[实用新型]高压金属氧化物半导体元件-CN200520129342.X无效
发明人：李治华;陈铭逸 -专利权人：联华电子股份有限公司
申请日： 2005-10-27 - 公布日： 2006-11-29 - 主分类号： H01L29/78 文献下载
摘要：一种高压金属氧化物半导体元件，包括衬底、N型外延层、隔离结构、栅介电层、栅极、N型漏极区、P型井区、N型源极区、第一N型井区及埋入式N型掺杂区。第一N型井区设置于隔离结构下方及栅极一侧的N型外延层中，且第一N型井区与N型漏极区有重叠区域。埋入式N型掺杂区设置于N型外延层下方的衬底中且与第一N型井区相连接。
高压金属氧化物半导体元件

[发明专利]半导体发光芯片及其制造方法-CN201310093759.4有效
发明人：李刚 -专利权人：李刚
申请日： 2013-03-21 - 公布日： 2013-07-31 - 主分类号： H01L33/14 文献下载
摘要：一种半导体发光芯片及其制造方法，芯片包括衬底，衬底的第一表面有—至少包括n型导电层、发光层和p型导电层的半导体叠层，其表面至少有一裸露出部分n型导电层的n型电极台阶、n型电极凹槽和/或n型电极凹孔，半导体发光芯片被至少一绝缘层所包裹；绝缘层表面设有裸露的至少一p型电极和第一n型电极；p型电极与p型导电层导电连接；绝缘层内设有n型电极互连层，第一n型电极贯穿绝缘层与n型电极互连层导电连接，n型电极互连层通过至少一第二n型电极与n型导电层导电连接，第二n型电极与n型导电层导电连接，与发光层和p型导电层绝缘；p型电极与第一n型电极、n型电极互连层和第二n型电极绝缘。
半导体发光芯片及其制造方法

[发明专利]一种电流模一位全加器-CN201710259195.5在审
发明人：胡建平;熊阳;汪佳峰;柏文敬 -专利权人：宁波大学
申请日： 2017-04-20 - 公布日： 2017-09-15 - 主分类号： H03K19/20 文献下载
摘要：本发明公开了一种电流模一位全加器，包括第一P型FinFET管、第二P型FinFET管、第三P型FinFET管、第四P型FinFET管、第一N型FinFET管、第二N型FinFET管、第三N型FinFET管、第四N型FinFET管、第五N型FinFET管、第六N型FinFET管、第七N型FinFET管、第八N型FinFET管、第九N型FinFET管、第十N型FinFET管和第十一N型FinFET管；优点是电路面积
一种电流一位全加器

[发明专利]齐纳二极管及其制造方法-CN202110648452.0在审
发明人：廖庭维;陈建馀;游焜煌;翁武得;邱建维;杨大勇 -专利权人：立锜科技股份有限公司
申请日： 2021-06-10 - 公布日： 2022-07-22 - 主分类号： H01L29/866 文献下载
摘要：齐纳二极管包括：半导体层、N型区以及P型区。N型区具有N型导电型，其中N型区形成于半导体层中，具有N型导电型，且N型区位于半导体层的上表面下并连接上表面。P型区具有P型导电型，其中P型区形成于半导体层中，且P型区完全位于N型区下方并连接于N型区。其中N型区覆盖所有P型区。其中N型区的N型导电型杂质浓度，高于P型区的P型导电型杂质浓度。
齐纳二极管及其制造方法

[发明专利]减少热载流子效应的N型横向双扩散金属氧化物半导体管-CN200910030068.3有效
发明人：孙伟锋;刘斯扬;钱钦松;夏晓娟;陆生礼;时龙兴 -专利权人：东南大学
申请日： 2009-03-30 - 公布日： 2009-08-19 - 主分类号： H01L29/78 文献下载
摘要：一种减少热载流子效应的N型横向双扩散金属氧化物半导体管，包括：N型半导体衬底，在N型半导体衬底上面设置有P型阱区，在P型阱区上设置有N型阱区和N型掺杂半导体区，在N型阱区上设有N型源区和P型接触区，在N型掺杂半导体区上设有N型漏区，而场氧化层，金属层，栅氧化层，多晶硅栅以及氧化层设置在所述器件的上表面，其特征在于在P型阱区内设有轻掺杂浅N型区，所述的轻掺杂浅N型区位于N型阱区与N型掺杂半导体区之间，且轻掺杂浅N型区覆盖栅氧化层与N型掺杂半导体区形成的拐角。
减少载流子效应横向扩散金属氧化物半导体

[发明专利]静电放电防护装置及其电子装置-CN201310084509.4有效
发明人：陈哲宏 -专利权人：密克罗奇普技术公司
申请日： 2013-03-15 - 公布日： 2017-07-25 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种静电放电防护装置及其电子装置，其包括基板、P型阱、N型阱与隔离部。P型阱与N型阱形成于基板中且彼此相邻。沿特定方向，P型阱包括依序设置于其上的第一N型、第一P型、第二N型、第二P型与第三N型高掺杂区，且N型阱包括依序设置于其上的第三P型、第四N型、第四P型、一第五N型与第五P型高掺杂区。第一N型、第三N型、第一P型与第二P型高掺杂区耦接于接地端，第三P型、第五P型、第四N型与第五N型高掺杂区耦接于供电电压端，第二N型与第四P型高掺杂区耦接于输入/输出端。
静电放电防护装置及其电子

[发明专利]半导体装置-CN201710840090.9在审
发明人：增冈史仁;中村胜光;西井昭人 -专利权人：三菱电机株式会社
申请日： 2013-06-12 - 公布日： 2018-03-06 - 主分类号： H01L29/06 文献下载
摘要：在n－型漂移层(1)的顶面设置有p型正极层(2)。在n－型漂移层(1)的底面设置有n型负极层(3)。在n－型漂移层(1)与n型负极层(3)之间设置有n型缓冲层(4)。n型缓冲层(4)的峰值浓度高于n－型漂移层(1)，低于n型负极层(3)。n－型漂移层(1)与n型缓冲层(4)的连接部分处的载流子浓度的梯度为20～2000cm‑4。
半导体装置

[发明专利]一种LED芯片及其制作方法-CN202111533881.X在审
发明人：周弘毅;曹衍灿;李健;林锋杰;王锐;崔恒平;蔡玉梅;蔡海防 -专利权人：厦门乾照光电股份有限公司
申请日： 2021-12-15 - 公布日： 2022-03-25 - 主分类号： H01L33/44 文献下载
摘要：本申请实施例公开了一种LED芯片及其制作方法，该LED芯片包括：芯片衬底、外延结构、P型电极、N型电极以及绝缘层，外延结构包括第一P型层、第一有源层、第一N型层，第一N型层包括第一子N型层和第二子N型层，有源层、第一子N型层裸露P型层部分表面，第二子N型层位于第一N子型层表面，N型电极位于第二子N型层背离芯片衬底表面的一侧，并覆盖第二子N型层，绝缘层覆盖LED芯片表面除去P型电极表面和N型电极表面的部分由上述可知，N型电极覆盖第二子N型层，能够避免所述第二子N型层裸露，并且绝缘层包裹第一子N型层以及第二子N型层没有被覆盖的部分，能够抑制N型层与环境中的水汽发生电化学反应。
一种 led 芯片及其制作方法

[发明专利]掺杂单元、掺杂晶片、掺杂方法、太阳能电池及制作方法-CN201110095579.0有效
发明人：钱锋;陈炯 -专利权人：上海凯世通半导体有限公司
申请日： 2011-04-15 - 公布日： 2012-10-17 - 主分类号： H01L31/0352 文献下载
摘要：本发明公开了一种掺杂单元，包括：一N型基底；形成于该N型基底背面中的P型重掺杂区域以及N型重掺杂区域；形成于该P型重掺杂区域周围的P型轻掺杂区域；形成于该N型重掺杂区域周围的N型轻掺杂区域；该P型重掺杂区域与该N型重掺杂区域以及该P型重掺杂区域该N型轻掺杂区域互不接触，该N型重掺杂区域与该P型轻掺杂区域互不接触，其中所述P型替换为N型时，N型同时替换为P型。本发明中P型重掺杂区域与N型重掺杂区域之间具有N型基底材料、P型轻掺杂区域和N型轻掺杂区域作为缓冲层，使得PN结之间不会因为耗尽层太薄而导致被击穿，由此形成的P+/P-/N/N-/N+结构的PN结使得载流子的迁移更均匀
掺杂单元晶片方法太阳能电池制作方法

[发明专利]芯片与静电放电保护组件及其制造方法-CN201310542131.8有效
发明人：陈哲宏 -专利权人：创杰科技股份有限公司
申请日： 2013-11-05 - 公布日： 2015-04-29 - 主分类号： H01L27/02 文献下载
摘要：本发明提供一种芯片与静电放电保护组件及其制造方法，静电放电保护组件包括N型阱、P型掺杂区、第一N型掺杂区、多个N型子掺杂区、第一N+型掺杂区、第一P+型掺杂区、第二N+型掺杂区与第二P+型掺杂区。P型掺杂区配置于N型阱中。第一N型掺杂区配置于P型掺杂区中。多个N型子掺杂区并列配置于P型掺杂区中。第一N+型掺杂区配置于第一N型掺杂区中。第一P+型掺杂区配置于第一N型掺杂区中。第二N+型掺杂区配置于P型掺杂区中。第二P+型掺杂区配置于P型掺杂区中。
芯片静电放电保护组件及其制造方法

[发明专利]一种基于FinFET晶体管的电流模一位全加器-CN201710255969.7在审
发明人：胡建平;熊阳;杨廷锋 -专利权人：宁波大学
申请日： 2017-04-18 - 公布日： 2017-09-29 - 主分类号： H03K19/20 文献下载
摘要：本发明公开了一种基于FinFET晶体管的电流模一位全加器，包括第一P型FinFET管、第二P型FinFET管、第三P型FinFET管、第四P型FinFET管、第一N型FinFET管、第二N型FinFET管、第三N型FinFET管、第四N型FinFET管、第五N型FinFET管、第六N型FinFET管、第七N型FinFET管、第八N型FinFET管、第九N型FinFET管、第十N型FinFET管和第十一N型FinFET管；优点是电路面积、延时、功耗和功耗延时积均较小。
一种基于 finfet 晶体管电流一位全加器

[发明专利]N型Ⅲ族氮化物半导体叠层结构-CN200580030870.2有效
发明人：武田仁志;三木久幸 -专利权人：昭和电工株式会社
申请日： 2005-09-13 - 公布日： 2007-08-15 - 主分类号： H01L33/00 文献下载
摘要：本发明的一个目的为提供一种在最上表面中产生很少龟裂和凹坑的具有优良平坦度的低电阻n型Ⅲ族氮化物半导体叠层结构。本发明的n型Ⅲ族氮化物半导体叠层结构包括第一n型层和第二n型层，所述第一n型层包括含有高浓度n型杂质原子的层和含有低浓度n型杂质原子的层，所述第二n型层含有平均浓度低于所述第一n型层的n型杂质原子的平均浓度的n型杂质原子，所述第二n型层邻近所述第一n型层中的所述含有低浓度n型杂质原子的层。
氮化物半导体结构

[发明专利]静电放电保护装置-CN202310116307.7在审
发明人：陈科远;刘子钧 -专利权人：威盛电子股份有限公司
申请日： 2023-02-15 - 公布日： 2023-04-25 - 主分类号： H01L27/02 文献下载
摘要：本发明公开一种静电放电保护装置，包括第一和二N型阱区在P型半导体基板中。第一N型和P型、第二N型和P型和第三P型掺杂区在第一、第二N型阱区中。第一和第二P型阱区在第一N型阱区中。第三N型和第四P型、第四N型和第五P型掺杂区在第一、第二P型阱区中。第三P型阱区在第二N型阱区中。第五N型和第六P型掺杂区在第三P型阱区中。第一N型与第五P型掺杂区直接电连接。第二N型与第六P型掺杂区直接电连接。第一P型和第五N型、第二P型和第三N型、第三P型和第四N型和P型掺杂区电连接输入/输出端、电源供应端、接地端。
静电放电保护装置