“输入存储单元”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4056044个，建议您升级VIP下载更多相关专利

[发明专利]使用现有的备份装置作为附加的主存储器来解决写入压力-CN201511036301.0有效
发明人： I·维摩尔;S·D·斯马尔唐;M·马沙克;A·维普林斯基;A·董 -专利权人： EMC公司
申请日： 2015-12-28 - 公布日： 2019-06-04 - 主分类号： G06F3/06 文献下载
摘要：用于解决写入压力的系统包括主存储单元、备份存储单元和处理器。主存储单元包括主存储单元输入缓冲器和大容量存储单元。备份存储单元包括备份存储单元输入缓冲器和大容量备份存储单元。处理器用于：在主存储单元输入缓冲器不能够存储第一输入数据集的情况下，在备份存储单元输入缓冲器中存储该第一输入数据集，以及在将来自主存储单元输入缓冲器的数据存储到大容量存储单元中之后，当空间可用时将该第一输入数据集传输到主存储单元输入缓冲器
使用现有备份装置作为附加主存储器解决写入压力

[发明专利]数据处理装置-CN200510067243.8有效
发明人：中井嘉之;角田浩一;山之内隆男;嶋泽耀一 -专利权人：夏普株式会社
申请日： 2005-04-20 - 公布日： 2005-11-02 - 主分类号： H04N1/21 文献下载
摘要：图像处理装置(数据处理装置)经存储控制单元(输入－输出装置)在存储单元(存储装置)中存储数据、向存储单元输入数据并从存储单元输出数据，并且用控制单元(处理装置)处理从存储单元输出的数据。存储控制单元用DMA方法通过经DMA控制单元的路径将图像数据输入到存储单元并从存储单元输出图像数据，并且用PIO方法通过经由PIO控制单元的路径将诸如控制指令的其他数据输入到存储单元并从所述存储单元输出由在用于DMA方法的所述输入－输出路径上所提供的加密/解密单元，在输入操作中对要用DMA方法输入到存储单元及从所述存储单元输出的图像数据，进行加密，并在输出操作中解密。
数据处理装置

[发明专利]一种脉动阵列的权重输入控制系统-CN202211159387.6在审
发明人：乔树山;张默寒;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-09-22 - 公布日： 2022-12-09 - 主分类号： G06G7/19 文献下载
摘要：本发明涉及一种脉动阵列的权重输入控制系统，属于脉冲阵列控制技术领域。该脉动阵列的权重输入控制系统包括：控制单元、输入存储单元、权重存储单元、逻辑单元、脉动阵列单元和输出存储单元；所述控制单元分别与所述输入存储单元、所述逻辑单元和所述脉动阵列单元连接；所述逻辑单元与所述权重存储单元连接；所述脉动阵列单元分别与所述输入存储单元、所述权重存储单元和所述输出存储单元连接；基于这一结构设置，本发明能够缩减图像数据传输时间，进而提高计算效率。
一种脉动阵列权重输入控制系统

[发明专利]输入装置及其控制参数调整方法-CN201210135817.0无效
发明人：林明传;王文宏;林志强 -专利权人：东莞万士达液晶显示器有限公司;胜华科技股份有限公司
申请日： 2012-05-02 - 公布日： 2013-11-06 - 主分类号： G06F3/041 文献下载
摘要：本发明提供一种输入装置及其控制参数调整方法，此输入装置包括第一存储单元、第二存储单元以及控制单元。第一存储单元用来存储多个控制参数，其中各控制参数指示输入装置的输入动作的判读基准。第二存储单元用来存储固件。控制单元耦接第一存储单元与第二存储单元，用来依据一输入控制信号自控制参数选择出一最佳控制参数，并将最佳控制参数烧录至固件中，其中输入控制信号为对应输入装置的输入动作所产生。
输入装置及其控制参数调整方法

[发明专利]半导体存储器-CN98116272.X无效
发明人：藤田真盛 -专利权人：日本电气株式会社
申请日： 1998-08-10 - 公布日： 2003-06-18 - 主分类号： G11C29/00 文献下载
摘要：半导体存储器，包括多个存储单元阵列，每个存储单元阵列含有一个备份存储单元。每个存储单元阵列和数据输入-输出端的连接可以简单地由外部输入信号根据多种输入-输出的数据宽度进行导通。每个备份存储单元将外部输入的外部地址的每一位与已储存在存储单元内的内部地址的每一位进行比较。根据备份判断电路输出的检测信号检测出两个地址相同，并替换该地址的存储单元。替换不只是在有备份存储单元的存储单元阵列中实现，而且还可以在不同的存储单元阵列中实现。
半导体存储器

[发明专利]EEPROM存储电路、EEPROM存储芯片、耗材容器以及成像设备-CN201811360841.8在审
发明人：秦正南;文冠果 -专利权人：珠海天威技术开发有限公司
申请日： 2018-11-15 - 公布日： 2019-02-15 - 主分类号： G11C16/26 文献下载
摘要：本发明提供一种EEPROM存储电路、EEPROM存储芯片、耗材容器以及成像设备，该电路包括地址译码电路、数据输入电路、读写控制电路、EEPROM存储阵列以及数据输出电路，EEPROM存储阵列包括多个存储单元组，每一个存储单元组包括第一存储单元和第二存储单元，第一存储单元和第二存储单元分别与数据输入电路电连接，数据输入电路向第一存储单元发送输入数据的同相数据并向第二存储单元发送输入数据的反相数据；数据输出电路包括比较器，第一存储单元的位线端与比较器的正相输入端电连接，第二存储单元的位线端与比较器的反相输入端电连接。还提供应用该电路的EEPROM存储芯片、耗材容器以及成像设备。应用本发明可提高EEPROM存储电路在高温环境下数据存储性能。
第二存储单元存储单元数据输入电路成像设备存储电路耗材容器比较器电连接数据输出电路存储单元组存储阵列位线电路地址译码电路读写控制电路发送反相输入端正相输入端反相数据高温环境数据存储应用

[发明专利]半导体器件-CN200580052066.4无效
发明人：佐藤正幸 -专利权人：太阳诱电株式会社
申请日： 2005-11-28 - 公布日： 2008-11-19 - 主分类号： H03K19/173 文献下载
摘要：本发明的半导体器件(110)具有多个存储单元块，该存储单元块具有多个存储预定量的数据的存储单元。并且，各上述存储单元块在其存储单元中存储用于将所期望的逻辑值输出给预定的地址输入的真值表数据，作为逻辑电路进行工作。另外，上述存储单元块的输入数量和输出数量在3个以上，上述存储单元块彼此连接为来自1个存储单元块的3个以上的输出被输入至3个以上的其他存储单元块。
半导体器件

[发明专利]卷积码译码器输入信息的控制方法和装置-CN201310277921.8有效
发明人：秦信江;巫戈明 -专利权人：展讯通信（上海）有限公司
申请日： 2013-07-03 - 公布日： 2017-04-26 - 主分类号： H03M13/23 文献下载
摘要：一种卷积码译码器输入信息的控制方法和装置，所述控制方法包括所述当前执行周期写入输入信息的存储单元至所述存储空间的最后一个存储单元总的个数小于等于M‑1时，复制所述当前执行周期写入的输入信息并进行存储，其中，所复制的输入信息，按照复制的先后顺序，依次存储在所述存储空间中第一存储区域的存储单元中，同时覆盖所述存储单元中原有的输入信息；所述当前执行周期写入输入信息的存储单元为所述存储空间的最后一个存储单元时，下一执行周期写入输入信息的存储单元为与上一次存储所述复制的输入信息的存储单元相邻的下一存储单元。
卷积码译码器输入信息控制方法装置

[发明专利]一种基于SOI工艺的D触发器电路-CN201710592400.X有效
发明人：陈佳佳;董业民;袁春峰;王正 -专利权人：中国科学院上海微系统与信息技术研究所
申请日： 2017-07-19 - 公布日： 2019-08-16 - 主分类号： H03K3/013 文献下载
摘要：本发明涉及一种基于SOI工艺的D触发器电路，包括时钟信号单元、输入级延迟单元、第一双互锁存储单元、第二双互锁存储单元和输出判定级单元，所述时钟信号单元的输入端与时钟信号输入端CK相连，输出端有两个分别与输入级延迟单元、第一双互锁存储单元和第二双互锁存储单元相连；所述输入级延迟单元的输入端与数据信号输入端D相连，输出端与第一双互锁存储单元的输入端相连；所述第一双互锁存储单元的输出端经过中间传输逻辑单元与第二双互锁存储单元的输入端相连，所述第二双互锁存储单元的输出端与输出判定级单元的输入端相连，所述输出判定级单元的输出端分别与第一输出端Q和第二输出端QN相连。
一种基于 soi 工艺触发器电路

[发明专利]存储装置-CN201811239202.6有效
发明人：林菜昱;罗太熙;鲜于桢;李墉焌 -专利权人：三星电子株式会社
申请日： 2018-10-23 - 公布日： 2023-10-10 - 主分类号： G11C13/00 文献下载
摘要：提供了一种存储装置，所述存储装置包括：存储单元阵列，所述存储单元阵列包括多个存储单元，其中，所述多个存储单元中的每个存储单元包括开关元件和连接到所述开关元件的数据存储元件，其中，所述数据存储元件包括相变材料；以及存储控制器，所述存储控制器被配置为：通过将操作电流输入到所述多个存储单元中的第一存储单元来对所述第一存储单元执行控制操作，并在将所述操作电流输入到所述第一存储单元之前或之后，在所述第一存储单元中输入从所述数据存储元件流向所述开关元件的补偿电流
存储装置

[发明专利]半导体器件-CN202211514596.8在审
发明人：姜圭成 -专利权人：三星电子株式会社
申请日： 2022-11-28 - 公布日： 2023-06-06 - 主分类号： G11C11/4091 文献下载
摘要：公开了一种半导体器件，包括：第一存储单元阵列，包括多个第一存储单元、多个第一参考单元和多个第一虚设单元；第二存储单元阵列，包括多个第二存储单元、多个第二参考单元和多个第二虚设单元；输入/输出电路，设置在第一存储单元阵列和第二存储单元阵列之间；第一列解码器，连接在第一存储单元阵列和输入/输出电路之间；以及第二列解码器，连接在第二存储单元阵列和输入/输出电路之间。当第一列解码器将第一存储单元连接到读出放大器时，第二列解码器将多个第二虚设单元和多个第二存储单元之一连接到输入/输出电路的选定读出放大器。
半导体器件

[发明专利]一种流水线结构的FFT处理器-CN201310150973.9有效
发明人：张挺;陈岚;冯燕 -专利权人：中国科学院微电子研究所
申请日： 2013-04-26 - 公布日： 2013-07-31 - 主分类号： G06F17/14 文献下载
摘要：本发明公开了一种流水线结构的FFT处理器，用于处理N点基r-DIT-FFT运算，N＝2M，M为正整数，该处理器包括：L级蝶形运算单元，若干个输入存储单元以及两个输出存储单元，L＝logrN；每级蝶形运算单元与两个输入存储单元相连，除第L级蝶形运算单元外的每级蝶形运算单元与下一级蝶形运算单元的两个输入存储单元相连，第L级蝶形运算单元与两个输出存储单元相连；第一级蝶形运算单元的两个输入存储单元、第L级蝶形运算单元的两个输入存储单元以及第L级蝶形运算单元的两个输出存储单元的存储空间为N点；第K级蝶形运算单元的两个输入存储单元的存储空间为rK点，其中K为大于1且小于L的正整数。
一种流水线结构 fft 处理器

[发明专利]乳化基质配送站-CN201210144397.2有效
发明人：薛世忠 -专利权人：薛世忠
申请日： 2012-05-11 - 公布日： 2012-08-22 - 主分类号： C06B31/28 文献下载
摘要：炸药生产流程中的一种乳化基质配送站，配送站包括乳化基质输入单元、存储单元、保温单元、泵送单元、输出装填单元、敏化剂单元；炸药生产所需的乳化基质由输入单元送入所述配送站，暂存于所述存储单元，根据炸药消耗进度决定启动所述泵送单元，把乳化基质由存储单元送往并装上所述输出装填单元，连同敏化剂单元产生的敏化剂运往爆破现场实施装填作业；由保温单元对存储单元进行加热或保温。或者，上述配送站中输入单元和存储单元合二为一，炸药生产所需的基质由这个输入兼存储单元送入配送站，再把基质由输入兼存储单元送往并装上输出装填单元。由保温单元对存储单元进行加热或保温。
乳化基质配送

[发明专利]内存计算-CN202210064974.0在审
发明人：李伯浩;李嘉富;史毅骏;池育德;藤原英弘;森阳纪;赵威丞 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-20 - 公布日： 2022-06-10 - 主分类号： G11C11/54 文献下载
摘要：一种内存计算(CIM)器件具有存储阵列，该存储阵列具有按行和列布置的多个存储单元。多个存储单元包括在存储阵列的第一行和第一列中的第一存储单元、以及在存储阵列的第一行和第二列中的第二存储单元。第一存储单元和第二存储单元被配置为存储各自的第一权重信号和第二权重信号。输入驱动器提供多个输入信号。第一逻辑电路耦合到第一存储单元以基于第一权重信号和来自输入驱动器的第一输入信号来提供第一输出信号。第二逻辑电路耦合到第二存储单元以基于第二权重信号和来自输入驱动器的第二输入信号来提供第二输出信号。
内存计算

[发明专利]存储器内运算器及存储器内运算方法-CN202110695913.X在审
发明人：林榆瑄;曾柏皓;李峯旻;李明修 -专利权人：旺宏电子股份有限公司
申请日： 2021-06-23 - 公布日： 2022-07-29 - 主分类号： G06F7/50 文献下载
摘要：本公开提供了一种存储器内运算器及其运算方法。存储器内运算器包括存储单元阵列、输入缓冲器以及感测放大器。存储单元阵列包括存储单元区块。存储单元区块对应至少一字线，存储单元区块用以储存多个权重值，存储单元区块上的多个存储单元储存对应的各权重值的多个位。输入缓冲器耦接至多条位线。输入缓冲器分别传送多个输入信号至位线。存储单元阵列使输入信号与权重值进行乘法运算以产生分别对应多个位序的多个第一运算结果。感测放大器依据第一运算结果对应的位序，使第一运算结果相加以产生第二运算结果。
存储器运算器运算方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条