“译码器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果8576358个，建议您升级VIP下载更多相关专利

[发明专利]DECOMPRESS指令译码方法、数据处理方法、译码器及数据处理装置-CN201811623548.6有效
发明人：不公告发明人 -专利权人：上海寒武纪信息科技有限公司
申请日： 2018-12-28 - 公布日： 2022-12-02 - 主分类号： G06F9/30 文献下载
摘要：本申请涉及一种DECOMPRESS指令译码方法，通过对DECOMPRESS指令进行解析，扩展了指令集和译码器的硬件结构，提高了译码器的译码功能，完善了DECOMPRESS指令的操作。
decompress 指令译码方法数据处理译码器装置

[发明专利]Turbo编码BPSK调制系统的迭代解调解码方法及装置-CN03137079.9无效
发明人：吴晓富;崔龙;项海格 -专利权人：中国人民解放军理工大学通信工程学院
申请日： 2003-06-18 - 公布日： 2003-12-24 - 主分类号： H04B7/15 文献下载
摘要：本发明涉及一种Turbo编码BPSK调制系统的迭代解调解码方法及装置，将信道接收信号拆分后传输给相应的两子译码器，子译码器1收到信道接收信号后，通过其软入软出模块计算输出外信息，和等效系统信息比特度量；子译码器2接收子译码器1输出的外信息和交织后的等效系统信息比特度量，计算输出外信息，并将之传输给子译码器1，完成一次迭代；在迭代次数达到预设值后，对子译码器2的输出外信息去交织后进行硬判决，得出每信息比特的估值可用来有效解决Turbo码交织器带来的对第二个子码的系统信息比特的度量计算问题；简单实用，易于数字实现；可广泛应用于无限和卫星通信领域。
turbo 编码 bpsk 调制系统解调解码方法装置

[发明专利]一种基于并行分层译码算法的LDPC码译码器-CN201110262178.X有效
发明人：叶凡;姚远;任俊彦;许俊;李宁;李巍 -专利权人：复旦大学
申请日： 2011-09-06 - 公布日： 2012-02-08 - 主分类号： H03M13/11 文献下载
摘要：本发明属于集成电路设计技术领域，具体涉及一种基于并行分层译码算法的LDPC码译码器。该译码器设计基于并行分层译码算法，且输入的待译码数据存储于寄存器链中；所述译码器使用两条寄存器链形成乒乓结构，即当其中一条寄存器链接收新的待译码数据并同时输出已经完成译码的数据时，另一条寄存器链含有待译码数据的寄存器链被划分为M条子链，并进行译码操作，M等于LDPC校验矩阵所含子矩阵列数；每条子链对应校验矩阵中一列子矩阵，并存储此列子矩阵对应的待译码数据。本发明通过使用寄存器链，避免在芯片设计中使用过多存储单元，从而进一步降低基于并行分层译码算法的译码器芯片面积，并保持较高的译码速率。
一种基于并行分层译码算法 ldpc 译码器

[发明专利]电路性能的检测方法以及检测装置-CN202110750352.9在审
发明人：黄威震;林聚财;殷俊 -专利权人：浙江大华技术股份有限公司
申请日： 2021-07-02 - 公布日： 2021-12-10 - 主分类号： G01R31/3163 文献下载
摘要：本申请公开了一种电路性能的检测方法以及检测装置，该检测方法包括：数字处理器将扫频信号发送给音频编译码器；音频编译码器将扫频信号进行数模转换后，发送给与音频编译码器连接的待测电路；音频编译码器接收待测电路返回的反馈信号；音频编译码器将反馈信号进行模数转换后，发送给数字处理器；数字处理器根据接收的反馈信号，确定待测电路的电路性能。
电路性能检测方法以及装置

[发明专利]一种可降低功耗的LDPC译码装置及实现方法-CN201110025520.4无效
发明人：李刚 -专利权人：上海华虹集成电路有限责任公司
申请日： 2011-01-24 - 公布日： 2012-07-25 - 主分类号： H03M13/11 文献下载
摘要：一种可降低功耗的LDPC译码装置，由电源管理单元和译码器构成。本装置采用采用动态电压设定信号，调节供电电压的实现方式，在保证系统数据吞吐率和译码性能的前提下，降低译码器功耗。同时本发明还提供一种可降低功耗的LDPC译码装置的实现方法。通过本发明提供的译码装置及实现方法，能够有效降低译码器功耗，从而实现降低CMMB接收机基带接收芯片的功耗，满足应用需求。
一种降低功耗 ldpc 译码装置实现方法

[发明专利]一种提升LDPC译码器短码译码效率的方法及装置-CN202111294365.6在审
发明人：秦鹏 -专利权人：新岸线（北京）科技集团有限公司
申请日： 2021-11-03 - 公布日： 2023-05-05 - 主分类号： H03M13/11 文献下载
摘要：本发明公开了一种提升LDPC译码器短码译码效率的方法及装置，包括：将译码器的存储区域划分为M个存储区域最小模块，所述存储区域包括：第一码字存储单元、第二码字存储单元、变量节点信息存储单元、中间符号存储单元、第一译码结果存储单元、第二译码结果存储单元；根据长码和短码的最小循环矩阵倍数关系和所需存储资源的倍数关系，增加M个短码译码单元；当待译码为短码时，M个短码译码单元同时工作，多路短码码块并行译码。通过本发明提供的译码方法和译码器，使得多路短码码块并行译码，共用存储资源和核心译码器单元，能够提高短码吞吐率及短码译码效率。
一种提升 ldpc 译码器译码效率方法装置

[发明专利]比特翻转译码方法及装置-CN202310144455.X在审
发明人：吴晓富;张伟;张索非;颜俊 -专利权人：南京邮电大学
申请日： 2023-02-20 - 公布日： 2023-05-30 - 主分类号： H03M13/11 文献下载
摘要：本发明提供了一种比特翻转译码方法及装置，所述比特翻转译码方法包括：首次利用极化码串行抵消列表译码器进行译码，并在极化码串行抵消列表译码器的译码过程中构造翻转位置集合C，如果译码结果通过循环冗余校验，则译码结束；若翻转位置集合C为空集，则译码结束，否则从翻转位置集合C中挑选1个位置并将其从翻转位置集合C中删除，在该位置重启极化码串行抵消列表译码器，并选取2L条排序路径中的后L条作为存活路径进行译码，如果译码结果通过循环冗余校验，则译码结束。相较于现有技术，本发明在相同翻转次数下的性能更优秀，能够有效提高比特翻转的正确率并提高极化码串行抵消列表译码器的性能。
比特翻转译码方法装置

[发明专利]移动通信系统终端的信道译码器及译码方法-CN200510132441.8有效
发明人：董胜龙;郑未 -专利权人：大唐移动通信设备有限公司;上海大唐移动通信设备有限公司
申请日： 2005-12-23 - 公布日： 2007-06-27 - 主分类号： H04L25/03 文献下载
摘要：本发明公开了一种适用于第三代移动通信系统终端的信道译码器，涉及基于硬件实现译码的信道译码器及其相应的译码方法，为解决现有译码效率低而提出，为解决上述问题，该信道译码器包括：用于判断无线信号数据信道类型的信道类型判断模块；用于各传输信道译码的一个以上的信道译码逻辑模块；用于控制各信道译码逻辑模块启动与否的控制模块。本发明同时公开了一种基于前述译码器的译码方法，包括：判断传输信号数据的信道类型；根据确定后的信道类型选择并启动欲使用的信道译码逻辑模块；按所选择的信道译码逻辑模块进行信道译码。
移动通信系统终端信道译码器译码方法

[发明专利]具有自适应信道编码器和译码器的传输系统-CN99800832.X有效
发明人： C·P·M·J·巴根 -专利权人：皇家菲利浦电子有限公司
申请日： 1999-05-25 - 公布日： 2004-03-24 - 主分类号： H03M13/35 文献下载
摘要：发射机(4)包括信道编码器(28)，用于把源符号编码成编码符号。接收机(6)包括信道译码器(28)，用于从传输信道接收的信号重新构建源符号。按照本发明的，发射机包括分开的编码器，用于编码在信道编码器(14)中使用的编码特性，并把它发送到接收机(6)。接收机(6)被用来从传输媒介接收被编码的编码特性，以及分开的信道译码器(26)被用来译码被编码的编码特性。由分开的信道译码器(26)提供的编码特性被传送到信道译码器(28)的设置装置(27)，以便设置信道译码器(28)的编码特性。
具有自适应信道编码器译码器传输系统

[发明专利]BMC编码的译码方法-CN201710406608.8有效
发明人：王磊;李灿阳;方治;王春华;曾慧斌 -专利权人：苏州集联微电子科技有限公司
申请日： 2017-06-02 - 公布日： 2020-01-07 - 主分类号： G06F13/42 文献下载
摘要：本申请实施例公开了一种BMC编码的译码方法以及译码系统，其中包括以下步骤：当状态机检测到配置通道的电平为低电平时，状态机将计时器启动；判断计时器量取到配置通道上的两个变化沿之间的一个电平的维持时间是否符合第一预设要求；如果是，计时器依序量取配置通道上预设数量的任意两个变化沿之间的电平的维持时间，判断预设数量的各个电平维持时间是否符合第二预设要求；如果是，状态机将译码器启动，在译码器启动后，译码器根据计时器量取配置通道上的电平的维持时间将对应的字符输入译码器的缓存中；当译码器的缓存中的字符的数量达到预设条件时，译码器输出其缓存中的字符。
bmc 编码译码方法以及系统

[发明专利]数据解码方法和系统-CN95113106.0无效
发明人：笠忠则 -专利权人：株式会社理光
申请日： 1995-12-08 - 公布日： 2003-07-02 - 主分类号： H03M7/30 文献下载
摘要：译码器电路在通过模式和译码模式的其中之一的状态下进行操作。在通过模式中输入数据原样被输出；在译码模式中，对输入压缩的数据进行译码并且输出被译码的数据。当与记录介质相关的地址是由外部给出时，译码器进入通过模式，从记录介质读出的数据被输出到数据总线，并且当与记录介质相关的地址是由地址产生电路给出时，译码器电路进入译码模式，从记录介质中读取压缩的数据，对它进行译码并且输出译码的数据到数据总线
数据解码方法系统

[发明专利]一种具有新型编译码器结构的自适应HARQ方案-CN200910076405.2无效
发明人：谢刚;刘元安;邓潘亮;刘凯明 -专利权人：北京邮电大学
申请日： 2009-01-07 - 公布日： 2009-08-12 - 主分类号： H04L1/18 文献下载
摘要：公开了一种具有新型编译码器结构的自适应混合自动重传请求(HARQ)方法。该编码器利用两路递归卷积码编码器实现了卷积码和Turbo码的可选前向纠错码编码功能，该译码器则由两路最大后验概率(MAP)卷积码译码器实现了自适应译码功能。本方法可根据业务对时延敏感性的要求和反馈信息，自适应选择卷积码和Turbo码等编码方式以及不同的打孔方式，简化了自适应编码和译码的处理，由于编译码器的结构特点，节约了硬件资源和译码时间。
一种具有新型译码器结构自适应 harq 方案

[发明专利]一种低功耗LDPC译码装置及实现方法-CN201010170288.9无效
发明人：李刚 -专利权人：上海华虹集成电路有限责任公司
申请日： 2010-05-10 - 公布日： 2011-11-16 - 主分类号： H03M13/11 文献下载
摘要：本发明提供一种低功耗LDPC译码装置及实现方法。译码装置由初始化单元、迭代译码单元、译码输出单元、译码控制单元和时钟控制单元构成。初始化单元、迭代译码单元、译码输出单元和译码控制单元构成主数据通路。同时本发明提供了低功耗LDPC译码装置的实现方法，LDPC译码器工作时，主数据通路工作时钟采用时钟控制单元提供的时钟；译码器输入信号除了包括待译码数据外，还包括输入数据使能信号和时钟启动信号；在译码器译码过程中实时给出内部工作状态指示信号，表示译码初始化、迭代译码以及译码输出等步骤是否完成；采用时钟控制单元根据输入信号和内部工作状态指示信号，控制时钟输出，在本次译码过程结束且下次时钟启动信号到达之前，关闭译码器主数据通路的工作时钟，有效节省功耗
一种功耗 ldpc 译码装置实现方法

[发明专利]一种应用于低轨卫星互联网系统的LDPC译码器逻辑设计方法-CN202110932108.4在审
发明人：张平;赵叶星;王超;马磊;刘解华 -专利权人：华力智芯（成都）集成电路有限公司
申请日： 2021-08-13 - 公布日： 2021-12-03 - 主分类号： G06F30/20 文献下载
摘要：本发明公开了一种应用于低轨卫星互联网系统的LDPC译码器逻辑设计方法，包括以下步骤：步骤1：初始化译码器的输入对数似然比；步骤2：计算当前译码器的判决输出并作校验；步骤3：根据步骤2的校验结果，判断是否结束译码；步骤4：码元节点到校验节点的信息传递；步骤5：校验节点到码元节点的信息传递；步骤6：循环步骤2‑5，直至译码完成。本发明能够很大程度上提高译码器的吞吐量，同时有效降低对memory资源的使用率，提升系统的性能。
一种应用于卫星互联网系统 ldpc 译码器逻辑设计方法

[发明专利]行译码器及存储器-CN201610069301.9有效
发明人：杨光军 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-01-29 - 公布日： 2018-05-25 - 主分类号： G11C8/10 文献下载
摘要：一种行译码器及存储器，所述行译码器包括第一级译码电路以及第二级译码电路，其中：所述第一级译码电路，与所述第二级译码电路耦接，适于将生成的选择信号以及反相选择信号分别输入至所述第二级译码电路；所述第二级译码电路包括第一偏置电压源以及第二偏置电压源采用所述行译码器及存储器，可以减少行译码器的电路面积，降低行译码器的成本。
行译码器译码电路偏置电压源存储器输出电压选择信号第一级预设电压反相耦接电路