“沟道形成区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4005229个，建议您升级VIP下载更多相关专利

[发明专利]形成沟道隔离区的方法-CN200580010495.5有效
发明人： G·J·戴德里安;M·H·曼宁 -专利权人：微米技术有限公司
申请日： 2005-03-25 - 公布日： 2007-03-28 - 主分类号： H01L21/308 文献下载
摘要：本发明包括形成沟道隔离区的方法。在一个实施中，在半导体基片上形成屏蔽材料。所述屏蔽材料包括钨、氮化钛和无定形碳的至少一种。穿过所述屏蔽材料并进入所述半导体基片中形成孔，在所述半导体基片的半导电材料内部有效形成隔离沟道。在所述隔离沟道内部并在所述沟道之外的所述屏蔽材料上形成沟道隔离材料，有效过量填充所述隔离沟道。将所述沟道隔离材料至少抛光到所述屏蔽材料的所述钨、氮化钛和无定形碳至少一种的最外表面。从所述基片蚀刻所述钨、氮化钛和无定形碳的至少一种。其它实施和方面是预期的。
形成沟道隔离方法

[发明专利]半导体器件的沟道结构以及制作方法-CN202210682323.8在审
发明人：陈鲲;杨静雯;徐敏;王晨;张卫;徐赛生;吴春蕾 -专利权人：上海集成电路制造创新中心有限公司;复旦大学
申请日： 2022-06-16 - 公布日： 2022-08-23 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种半导体器件的沟道结构，包括：第一沟道区以及第二沟道区，所述第一沟道区与所述第二沟道区均形成于所述GAA器件的源区和漏区之间；所述第一沟道区形成于衬底的第一区域上；所述第二沟道区形成于所述衬底的第二区域上；所述第一沟道区包括：沿远离所述衬底方向上依次形成的第一沟道层以及若干第二沟道层，各第二沟道层之间以及所述若干第二沟道层与所述第一沟道层之间均不接触；所述第二沟道区包括：形成于所述衬底上的所述第一沟道层解决了如何利用简洁的工艺制作半导体器件的沟道结构的问题，实现了工艺的简化以及减小器件缺陷的效果。
半导体器件沟道结构以及制作方法

[发明专利]半导体结构及其形成方法-CN202110287734.2在审
发明人：林宏升 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-03-17 - 公布日： 2022-09-27 - 主分类号： H01L27/092 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供衬底，包括NMOS区和PMOS区；在NMOS区和PMOS区的衬底上形成分立的沟道结构，沟道结构包括一个或多个堆叠的沟道叠层，每个沟道叠层包括牺牲层以及位于牺牲层上的沟道层，NMOS区中沟道层的高宽比小于PMOS区中沟道层的高宽比，沿沟道结构的延伸方向，沟道结构包括沟道区；去除沟道区的牺牲层；去除沟道区的牺牲层后，在沟道区中，形成环绕覆盖沟道层的栅介质层；形成横跨沟道层的栅极结构在NMOS区中，通过使沟道层的高宽比较小，以便于增大沟道层的宽度，从而有利于增大NMOS的工作电流，而在PMOS区中，通过使沟道层的高宽比较大，以便于增大沟道层的高度，从而有利于增大PMOS的工作电流。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202110556076.2在审
发明人：任烨;卜伟海;武咏琴 -专利权人：北方集成电路技术创新中心（北京）有限公司
申请日： 2021-05-21 - 公布日： 2022-11-22 - 主分类号： H01L27/088 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，包括用于形成第一器件的第一器件区和用于形成第二器件的第二器件区；在第一器件区的基底上形成沟道结构，在第二器件区的基底上形成器件鳍部，沟道结构包括一个或多个沟道叠层，沟道叠层包括第一牺牲层和位于第一牺牲层上的沟道层，沿沟道结构或器件鳍部的延伸方向，沟道结构和器件鳍部均包括沟道区；去除沟道区的牺牲层；去除沟道区的牺牲层后，形成栅极结构，在第一器件区，栅极结构环绕覆盖沟道区的沟道层，在第二器件区，栅极结构横跨器件鳍部，并覆盖沟道区的器件鳍部的侧壁和顶部。
半导体结构及其形成方法

[发明专利]薄膜晶体管及其制造方法、阵列基板和显示面板-CN201810186748.3有效
发明人：宁云龙;董廷泽;李婧 -专利权人：京东方科技集团股份有限公司;北京京东方光电科技有限公司
申请日： 2018-03-07 - 公布日： 2020-12-01 - 主分类号： H01L29/786 文献下载
摘要：薄膜晶体管的制备方法包括：形成薄膜晶体管的沟道区；对所述沟道区进行处理，在所述沟道区表面形成空穴层。其中，对所述沟道区进行处理包括：在化学气相沉积设备中，采用硼烷等离子体对所述沟道区表面进行处理，在所述沟道区表面形成带正电荷空穴的空穴层。薄膜晶体管包括沟道区，所述沟道区表面形成有空穴层。其中，所述空穴层中形成有带正电荷的空穴。本发明通过在沟道区表面形成空穴层，空穴层利用其中带正电荷的空穴单元与迁移至沟道区表面的电子复合，避免了沟道区表面可能形成的电流通道，有效降低了漏电流，改善了薄膜晶体管特性。
薄膜晶体管及其制造方法阵列显示面板

[发明专利]一种显示背板的制作方法、显示背板及显示装置-CN202110180434.4有效
发明人：王晶;田宏伟;刘明;赵佳;孟秋华;韩子昂 -专利权人：京东方科技集团股份有限公司
申请日： 2021-02-09 - 公布日： 2022-07-19 - 主分类号： H01L27/12 文献下载
摘要：本发明通过在衬底基板上形成第一有源层和第二有源层，形成覆盖第一有源层和第二有源层的第一栅绝缘层，在第一栅绝缘层上形成第一栅极，对第一非沟道区、第二非沟道区和第二沟道区进行离子注入，以降低第一非沟道区、第二非沟道区和第二沟道区的氧空位浓度，在第一栅绝缘层上形成第二栅极。通过在形成第一栅极后，对第一非沟道区、第二非沟道区和第二沟道区进行离子注入，占据第一非沟道区、第二非沟道区和第二沟道区的氧空位，使得第一非沟道区、第二非沟道区和第二沟道区的氧空位浓度降低，降低开关晶体管的漏电流
一种显示背板制作方法显示装置

[发明专利]半导体结构及其形成方法-CN202010214197.4在审
发明人：王楠 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2020-03-24 - 公布日： 2021-09-28 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底和位于衬底上的多个沟道结构，衬底包括相邻接的器件区和隔离区，位于隔离区的沟道结构为伪沟道结构，位于器件区的沟道结构为器件沟道结构；形成横跨沟道结构的初始栅极结构；刻蚀隔离区和器件区交界处的沟道结构，以及与交界处的沟道结构相交的初始栅极结构，形成断开沟道结构和初始栅极结构的开口。本发明实施例中栅极结构的形成步骤通常包括：在基底上形成栅极材料层，刻蚀栅极结构材料层，形成初始栅极结构，隔离区和器件区的沟道结构的图形密度较为均一，使得沟道结构出现弯曲或倾斜问题的概率较低，有利于改善器件的性能以及性能均一性
半导体结构及其形成方法

[发明专利]形成垂直场效应晶体管器件的方法-CN202010380974.2在审
发明人：金旻奎;洪思焕 -专利权人：三星电子株式会社
申请日： 2020-05-08 - 公布日： 2020-11-10 - 主分类号： H01L21/336 文献下载
摘要：提供了形成垂直场效应晶体管器件的方法。该方法可以包括在基底上形成第一沟道区和第二沟道区，在基底以及第一沟道区和第二沟道区上形成衬垫，通过去除衬垫的一部分和基底的一部分，在第一沟道区和第二沟道区之间的基底中形成凹部，在基底的凹部中形成底部源极/漏极区，在底部源极/漏极区上形成封盖层，去除衬垫和封盖层，在基底和底部源极/漏极区上形成间隔物，以及在第一沟道区和第二沟道区的侧表面上形成栅极结构。
形成垂直场效应晶体管器件方法

[发明专利]3D NAND存储器及其形成方法-CN201910574374.7有效
发明人：王香凝;耿静静;王攀;张慧;刘新鑫;吴佳佳;肖梦 -专利权人：长江存储科技有限责任公司
申请日： 2019-06-28 - 公布日： 2021-06-08 - 主分类号： H01L27/11575 文献下载
摘要：一种3D NAND存储器及其形成方法，所述形成方法通过使所述沟道通孔调节区中形成的沟道通孔的密度小于沟道通孔调节区外的核心区中形成的沟道通孔密度，从而使得所述伪沟道通孔调节区中形成伪沟道通孔的密度与所述沟道通孔调节区中形成沟道通孔的密度之间的差异减小，相应所述沟道通孔调节区中沟道通孔中存储结构的密度小于沟道通孔调节区外的核心区中的沟道通孔中存储结构的密度，从而使得台阶区和核心区的交界处两侧或附近的堆叠结构中薄膜的应力的差异会减小，因而在刻蚀台阶区和核心区的交界处的堆叠结构形成栅极隔槽时，使得刻蚀台阶区和核心区的交界处的栅极隔槽的侧壁不会产生倾斜或者倾斜度大幅减小，从而防止栅极隔槽与沟道通孔短路。
nand 存储器及其形成方法

[发明专利]3D NAND存储器及其形成方法-CN202110538662.4有效
发明人：王香凝;耿静静;王攀;张慧;刘新鑫;吴佳佳;肖梦 -专利权人：长江存储科技有限责任公司
申请日： 2019-06-28 - 公布日： 2022-08-09 - 主分类号： H01L27/11575 文献下载
摘要：一种3D NAND存储器及其形成方法，所述形成方法通过使所述沟道通孔调节区中形成的沟道通孔的密度小于沟道通孔调节区外的核心区中形成的沟道通孔密度，从而使得所述伪沟道通孔调节区中形成伪沟道通孔的密度与所述沟道通孔调节区中形成沟道通孔的密度之间的差异减小，相应所述沟道通孔调节区中沟道通孔中存储结构的密度小于沟道通孔调节区外的核心区中的沟道通孔中存储结构的密度，从而使得台阶区和核心区的交界处两侧或附近的堆叠结构中薄膜的应力的差异会减小，因而在刻蚀台阶区和核心区的交界处的堆叠结构形成栅极隔槽时，使得刻蚀台阶区和核心区的交界处的栅极隔槽的侧壁不会产生倾斜或者倾斜度大幅减小，从而防止栅极隔槽与沟道通孔短路。
nand 存储器及其形成方法

[发明专利]半导体结构及其形成方法-CN201510078210.7有效
发明人：陆阳;黄必亮;周逊伟 -专利权人：杰华特微电子（杭州）有限公司
申请日： 2015-02-13 - 公布日： 2019-05-03 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了一种半导体结构及其形成方法，所述形成方法包括：提供半导体衬底，在所述半导体衬底内形成体区；在所述体区内形成漂移区，所述漂移区的掺杂类型与所述体区的掺杂类型相反；在所述体区内形成沟道区，所述沟道区部分向所述漂移区所在的方向延伸，形成至少一个沟道延伸区，所述至少一个沟道延伸区与所述漂移区之间形成交叉指状分布，所述沟道区的掺杂类型与所述体区的掺杂类型相同；在所述漂移区内形成隔离区，所述至少一个沟道延伸区的端部位于所述隔离区的下方；在所述半导体衬底表面形成栅极结构；在所述栅极结构一侧的沟道区内形成源区，在所述漂移区内形成漏区，所述漏区位于所述隔离区远离所述沟道区的一侧。
半导体结构及其形成方法

[发明专利]一种半导体结构及其形成方法-CN201811207907.X有效
发明人：陆阳;黄必亮;周逊伟 -专利权人：杰华特微电子股份有限公司
申请日： 2015-02-13 - 公布日： 2021-10-01 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了一种半导体结构及其形成方法，所述形成方法包括：提供半导体衬底，在所述半导体衬底内形成体区；在所述体区内形成漂移区，所述漂移区的掺杂类型与所述体区的掺杂类型相反；在所述体区内形成沟道区，所述沟道区部分向所述漂移区所在的方向延伸，形成至少一个沟道延伸区，所述至少一个沟道延伸区与所述漂移区之间形成交叉指状分布，所述沟道区的掺杂类型与所述体区的掺杂类型相同；在所述漂移区内形成隔离区，所述至少一个沟道延伸区的端部位于所述隔离区的下方；在所述半导体衬底表面形成栅极结构；在所述栅极结构一侧的沟道区内形成源区，在所述漂移区内形成漏区，所述漏区位于所述隔离区远离所述沟道区的一侧。
一种半导体结构及其形成方法

[发明专利]一种半导体结构及其形成方法-CN201810026243.0有效
发明人：陆阳;黄必亮;周逊伟 -专利权人：杰华特微电子(杭州)有限公司
申请日： 2015-02-13 - 公布日： 2020-11-03 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种半导体结构及其形成方法，所述形成方法包括：提供半导体衬底，在所述半导体衬底内形成体区；在所述体区内形成漂移区，所述漂移区的掺杂类型与所述体区的掺杂类型相反；在所述体区内形成沟道区，所述沟道区部分向所述漂移区所在的方向延伸，形成至少一个沟道延伸区，所述至少一个沟道延伸区与所述漂移区之间形成交叉指状分布，所述沟道区的掺杂类型与所述体区的掺杂类型相同；在所述漂移区内形成隔离区，所述至少一个沟道延伸区的端部位于所述隔离区的下方；在所述半导体衬底表面形成栅极结构；在所述栅极结构一侧的沟道区内形成源区，在所述漂移区内形成漏区，所述漏区位于所述隔离区远离所述沟道区的一侧。
一种半导体结构及其形成方法

[发明专利]SiC MOSFET结构及其制造方法-CN201210143467.2有效
发明人：赵猛 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-05-09 - 公布日： 2013-11-13 - 主分类号： H01L29/10 文献下载
摘要：本发明提供一种SiC MOSFET结构及其制造方法，在原SiC沟道区的基础上形成SiC-SiGe堆叠沟道结构，同时形成SiGe源区和SiGe漏区，利用SiC、SiGe之间的晶格位错增大沟道区应力，提高沟道区载流子迁移率；进一步的，在原SiC沟道区的基础上形成SiC-SiGe-Si堆叠沟道结构，增强沟道应力，在通过在SiC沟道区注入氮、氟等离子来改善SiC沟道区的界面缺陷，抑制源区和漏区的Ge扩散，改善短沟道效应，增大载流子迁移率
sic mosfet 结构及其制造方法

[发明专利]电子器件及其形成方法-CN201110033513.9有效
发明人： G·H·罗切尔特 -专利权人：半导体元件工业有限责任公司
申请日： 2011-01-31 - 公布日： 2011-09-21 - 主分类号： H01L29/78 文献下载
摘要：本发明公开涉及电子器件及其形成方法。电子器件可以包括晶体管的漏极区；晶体管的沟道区；以及掺杂区，所述掺杂区布置在基本上整个沟道区下，但未布置在漏极区的基本上整个重掺杂部分下，并且与沟道区相比具有较高掺杂浓度。形成电子器件的方法可以包括形成漏极区、沟道区和掺杂区，其中漏极区具有与沟道区和掺杂区相反的导电类型。在形成漏极区、沟道区和掺杂区之后，该掺杂区被布置在基本上整个沟道区下，该掺杂区未布置在漏极区的基本上整个重掺杂部分下，以及该漏极区横向离掺杂区比离沟道区较近。
电子器件及其形成方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条