“武咏琴”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果31个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构及其形成方法-CN202310729043.2在审
发明人：李葱葱;吴旭升;武咏琴 -专利权人：北京知识产权运营管理有限公司
申请日： 2023-06-19 - 公布日： 2023-09-29 - 主分类号： H01L21/336 文献下载
摘要：本申请提供一种半导体结构及其形成方法，其中形成方法包括：提供半导体衬底；在半导体衬底上依次形成牺牲种子层和沟道种子层；在沟道种子层上形成分立的堆叠结构，且堆叠结构包括交替堆叠的牺牲层和沟道层；去除牺牲层的侧壁的部分区域，并在相应位置形成第二侧墙；去除堆叠结构间的部分沟道种子层以及部分牺牲种子层；在剩余牺牲种子层间的半导体衬底上形成延伸至沟道层下方的绝缘层，且剩余的沟道种子层暴露出部分绝缘层的表面；在堆叠结构间剩余的沟道种子层上以及暴露出的绝缘层上形成源漏，且源漏覆盖沟道层和第二侧墙的侧壁。所述半导体结构及其形成方法可以在不影响源漏外延生长的基础上，实现漏电通道的有效隔断，减小漏电流。
半导体结构及其形成方法

[发明专利]一种隧穿场效应晶体管的制备方法-CN202310703045.4在审
发明人：黄芊芊;王凯枫;卜伟海;吴旭升;武咏琴;任烨;黄如 -专利权人：北京大学;北方集成电路技术创新中心（北京）有限公司
申请日： 2023-06-14 - 公布日： 2023-08-22 - 主分类号： H01L29/10 文献下载
摘要：本发明提供了一种隧穿场效应晶体管的制备方法，属于微纳电子学技术领域。本发明在基本的隧穿场效应晶体管结构的基础上，采用外延方法在衬底表面和栅叠层之间制备了一个具有和漏区或源区同样掺杂类型的中等浓度硅材料作为沟道区，从而降低或增大了隧穿场效应晶体管用于沟道反型的栅电压，进而降低或增大了隧穿场效应晶体管的开启电压。同时，沟道区的厚度较小，器件的衬底区主体仍然是轻掺杂的高阻硅，因此隧穿场效应晶体管的低关态电流优势得以保持。本发明可以与CMOS工艺兼容，可以用于未来大规模低功耗集成电路的集成。
一种场效应晶体管制备方法

[发明专利]半导体结构及其形成方法-CN202310664724.5在审
发明人：任烨;武咏琴 -专利权人：北京知识产权运营管理有限公司
申请日： 2023-06-06 - 公布日： 2023-08-01 - 主分类号： H01L21/336 文献下载
摘要：本申请提供半导体结构及其形成方法，所述半导体结构包括：半导体衬底，所述半导体衬底表面形成有若干依次堆叠的牺牲层和沟道层以及贯穿所述牺牲层和沟道层并延伸至所述半导体衬底中的第一沟槽和第二沟槽，所述第二沟槽的宽度大于所述第一沟槽的宽度；衬边氧化层，位于所述第一沟槽和第二沟槽的侧壁和底部；填充氧化层，位于所述第一沟槽和第二沟槽中，所述衬边氧化层和填充氧化层的顶面与所述半导体衬底顶面共面，所述第一沟槽和第二沟槽中的填充氧化层的高度差小于250埃。本申请提供一种半导体结构及其形成方法，可以降低GAA器件不同沟槽中的氧化硅表面形貌和高度差异。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202310265834.4在审
发明人：贺晓东;武咏琴 -专利权人：北方集成电路技术创新中心（北京）有限公司
申请日： 2023-03-13 - 公布日： 2023-06-02 - 主分类号： H10N70/20 文献下载
摘要：本申请提供半导体结构及其形成方法，所述半导体结构包括：半导体衬底；依次位于所述半导体衬底上的底部导电层、阻变层和顶部导电层；第一保护层，位于所述顶部导电层侧壁，所述第一保护层的侧壁和所述阻变层以及所述底部导电层的侧壁平齐。本申请提供一种半导体结构及其形成方法，在RRAM结构侧壁形成有第一保护层和第二保护层，保护RRAM结构不被污染，可以提高RRAM结构的可靠性。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202111400610.7在审
发明人： 武咏琴 -专利权人：北方集成电路技术创新中心（北京）有限公司
申请日： 2021-11-19 - 公布日： 2023-05-23 - 主分类号： H01L29/06 文献下载
摘要：一种半导体结构及其形成方法，其中，形成方法包括：在形成凹槽后，去除所述牺牲层，在叠层结构和凸起部之间、以及凹槽的下方形成通道，所述通道由所述绝缘层和所述凸起部围成；在所述通道内形成隔离层；在所述凹槽内形成源漏掺杂层，所述源漏掺杂层位于所述隔离层上；去除所述伪栅结构，形成栅极开口，暴露出所述叠层结构和所述绝缘层；通过所述栅极开口，去除所述占位层，形成通槽，所述通槽由相邻所述沟道层围成，或由所述沟道层与所述隔离层围成；在所述栅极开口和所述通槽内填充栅极结构，所述栅极结构包围所述沟道层，且所述栅极结构还位于所述隔离层的顶部且横跨所述隔离层。采用上述方案，能够降低器件的漏电流，提升半导体结构的性能。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202111254216.7在审
发明人： 武咏琴;卜伟海 -专利权人：北方集成电路技术创新中心（北京）有限公司
申请日： 2021-10-27 - 公布日： 2023-04-28 - 主分类号： H01L29/06 文献下载
摘要：一种半导体结构及其形成方法，其中，半导体结构包括：衬底；多个凸起部，凸出于衬底；隔离层，位于凸起部上，沿凸起部的延伸方向，隔离层包括第一区域以及位于第一区域两侧的第二区域；填充层，位于隔离层的第一区域上；沟道结构层，位于填充层的上方且与填充层间隔悬空设置，沟道结构层包括一个或多个依次间隔设置的沟道层，沟道层沿垂直于衬底表面的方向堆叠；绝缘层，位于衬底上且围绕凸起部、隔离层和填充层，绝缘层覆盖隔离层和填充层的侧壁且露出沟道结构层；栅极结构，位于绝缘层上且横跨沟道结构层且包围沟道层，栅极结构还位于填充层的顶部且横跨填充层。本发明实施例能够降低器件的漏电流，提升半导体结构的性能。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202110832752.4在审
发明人： 武咏琴;康劲 -专利权人：北方集成电路技术创新中心（北京）有限公司
申请日： 2021-07-22 - 公布日： 2023-02-03 - 主分类号： H01L29/06 文献下载
摘要：一种半导体结构及其形成方法，其中方法包括：提供衬底；形成所述衬底上的若干沟道层，所述若干沟道层沿所述衬底表面法线方向间隔堆叠，相邻所述沟道层之间具有栅沟槽，且所述若干沟道层和所述栅沟槽分别沿第一方向延伸；形成横跨所述若干沟道层表面的若干栅极结构，所述栅极结构包括栅极，所述栅极结构位于所述沟道层的部分顶部表面和部分侧壁表面，所述栅极结构还位于所述栅沟槽内，位于栅沟槽内的栅极结构侧壁相对于沟道层侧壁凹陷；形成位于所述栅极结构两侧的所述衬底上的源漏层，所述源漏层、所述沟道层和所述栅极之间具有空隙，所述空隙作为源漏层与栅极的隔离层，可以降低栅极和源漏层间的寄生电容，从而提高器件的电学性能。
半导体结构及其形成方法

[发明专利]半导体结构的形成方法-CN202110701973.8在审
发明人： 武咏琴;卜伟海;任烨 -专利权人：北方集成电路技术创新中心（北京）有限公司
申请日： 2021-06-24 - 公布日： 2022-12-27 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体结构的形成方法，包括：提供基底，包括第一器件区、以及第二器件区；在第一器件区的基底上形成第一沟道结构，包括一个或多个堆叠的第一沟道叠层，包括第一牺牲层和位于第一牺牲层上的第一沟道层，第一沟道结构具有第一宽度，且第一牺牲层的材料为含锗材料；在第二器件区的基底上形成第二沟道结构，包括一个或多个堆叠的第二沟道叠层，包括第二牺牲层和位于第二牺牲层上的第二沟道层，第二沟道结构具有第二宽度，第二宽度大于第一宽度，其中，第二牺牲层的材料为含锗材料，第二牺牲层中锗的原子百分比大于第一牺牲层中锗的原子百分比；去除第一牺牲层和第二牺牲层；形成栅极结构。本发明使得去除第一牺牲层和第二牺牲层的时间趋于相同。
半导体结构形成方法

[发明专利]半导体结构及其形成方法-CN202110650454.3在审
发明人： 武咏琴;卜伟海 -专利权人：北方集成电路技术创新中心（北京）有限公司
申请日： 2021-06-10 - 公布日： 2022-12-13 - 主分类号： H01L21/8249 文献下载
摘要：本申请提供半导体结构及其形成方法，所述半导体结构包括：半导体衬底，所述半导体衬底包括第一区域，所述第一区域的半导体衬底表面形成有若干依次堆叠的牺牲层和沟道层，所述若干依次堆叠的牺牲层和沟道层表面形成有伪栅极结构，其中，所述牺牲层侧壁形成有第二侧墙；源极和漏极，分别位于所述第二侧墙和沟道层侧壁，其中，所述源极和所述漏极具有相反的掺杂类型。本申请提供一种半导体结构及其形成方法，一方面将TFET器件结构特点与GAA结构特点结合，可以实现TFET器件尺寸的进一步缩小，降低静态功耗，另一方面将外延生长形成源漏极的方法用于平面CMOS器件中，可以解决TFET器件的多晶硅栅极形成高阻的问题。
半导体结构及其形成方法

[发明专利]半导体结构的形成方法-CN202110556071.X在审
发明人： 武咏琴;卜伟海;任烨 -专利权人：北方集成电路技术创新中心（北京）有限公司
申请日： 2021-05-21 - 公布日： 2022-11-22 - 主分类号： H01L21/8249 文献下载
摘要：一种半导体结构的形成方法，包括：提供基底，包括第一器件区，基底上形成有栅极结构，栅极结构侧壁形成有侧墙，第一器件区的栅极结构一侧基底内形成有源区，另一侧基底内形成有漏区，漏区与源区掺杂类型不同；去除第一器件区靠近源区一侧的侧墙，露出源区与栅极结构之间的基底；去除第一器件区靠近源区一侧的侧墙后，形成保形覆盖基底、栅极结构以及侧墙的硅化物阻挡层；去除第一器件区的硅化物阻挡层；去除第一器件区的硅化物阻挡层后，对靠近源区一侧的栅极结构侧壁和基底的拐角处进行清除处理；进行清除处理后，在源区和漏区的顶面形成金属硅化物层。本发明减少第一器件区靠近源区一侧的基底上的硅化物阻挡层的残留，优化了半导体器件的性能。
半导体结构形成方法

[发明专利]半导体结构及其形成方法-CN202110556076.2在审
发明人：任烨;卜伟海;武咏琴 -专利权人：北方集成电路技术创新中心（北京）有限公司
申请日： 2021-05-21 - 公布日： 2022-11-22 - 主分类号： H01L27/088 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，包括用于形成第一器件的第一器件区和用于形成第二器件的第二器件区；在第一器件区的基底上形成沟道结构，在第二器件区的基底上形成器件鳍部，沟道结构包括一个或多个沟道叠层，沟道叠层包括第一牺牲层和位于第一牺牲层上的沟道层，沿沟道结构或器件鳍部的延伸方向，沟道结构和器件鳍部均包括沟道区；去除沟道区的牺牲层；去除沟道区的牺牲层后，形成栅极结构，在第一器件区，栅极结构环绕覆盖沟道区的沟道层，在第二器件区，栅极结构横跨器件鳍部，并覆盖沟道区的器件鳍部的侧壁和顶部。本发明采用混合集成的方式，同时满足第一器件和第二器件的性能需求，有利于提高半导体结构的工作性能。
半导体结构及其形成方法

[发明专利]阻变存储器测试结构、操作方法及制备方法-CN202210943633.0在审
发明人：唐建石;马呈翔;郑小健;贺晓东;武咏琴;高滨;钱鹤;吴华强 -专利权人：清华大学;北方集成电路技术创新中心（北京）有限公司
申请日： 2022-08-08 - 公布日： 2022-11-08 - 主分类号： H01L23/544 文献下载
摘要：一种阻变存储器测试结构、用于阻变存储器测试结构的操作方法以及制备方法。该阻变存储器测试结构包括衬底以及设置在衬底上的阻变存储器、限流电阻和至少一个测试垫，阻变存储器包括衬底的表面上在远离衬底的方向上依次提供的第一电极、阻变存储层和第二电极，限流电阻在衬底上的表面上呈条状延伸，第一电极与限流电阻一体形成在同一层中，且经由限流电阻与至少一个测试垫电连接。该阻变存储器测试结构的制作工艺简单，用于对不同阻变存储器材料体系的研究中可以极大降低测试成本。
存储器测试结构操作方法制备方法

[发明专利]半导体结构的形成方法-CN202110483046.3在审
发明人：任烨;卜伟海;武咏琴;贾会静;苏悦阳 -专利权人：北方集成电路技术创新中心（北京）有限公司
申请日： 2021-04-30 - 公布日： 2022-11-01 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构的形成方法，包括：形成共形覆盖于偏移侧墙、栅极结构及基底上的侧墙膜，以及位于偏移侧墙侧壁的侧墙膜的侧壁上的第一侧墙；在第一器件区栅极结构一侧和另一侧的基底内分别对应形成源区、漏区；形成保护膜，共形覆盖于第一侧墙顶面和侧壁及侧墙膜上；去除第一器件区靠近源区一侧的第一侧墙上的保护膜，形成保护层；以保护层为掩膜，去除靠近源区一侧的第一侧墙；去除第一侧墙露出的侧墙膜和保护层；在第一器件区的源区与偏移侧墙之间的基底内形成第一轻掺杂区；在源区、漏区、第一轻掺杂区以及栅极结构的顶面形成金属硅化物层。本发明实施例提升TFET器件的性能。
半导体结构形成方法

[发明专利]半导体结构的形成方法-CN202110483658.2在审
发明人：任烨;卜伟海;武咏琴 -专利权人：北方集成电路技术创新中心（北京）有限公司
申请日： 2021-04-30 - 公布日： 2022-11-01 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构的形成方法，包括：提供基底；在基底上形成沟道结构，沟道结构包括一个或多个堆叠的沟道叠层，沟道叠层包括牺牲层和位于牺牲层上的沟道层，牺牲层包括两层第一牺牲层和夹于两层第一牺牲层之间的第二牺牲层，沿沟道结构的延伸方向上，沟道结构包括沟道区，其中，第二牺牲层的耐刻蚀度小于第一牺牲层的耐刻蚀度；刻蚀去除沟道区的牺牲层；刻蚀去除沟道区的牺牲层后，在沟道区中，形成栅极结构，包括环绕覆盖沟道层的栅介质层，以及位于栅介质层上的栅电极层。刻蚀去除牺牲层的过程中，第二牺牲层易于被先去除，露出第一牺牲层在水平方向的表面，增大第一牺牲层与刻蚀介质的接触面积，有利于加快第一牺牲层的被刻蚀速率。
半导体结构形成方法

[发明专利]半导体结构及其形成方法-CN202110162406.X在审
发明人： 武咏琴;卜伟海 -专利权人：北方集成电路技术创新中心（北京）有限公司
申请日： 2021-02-05 - 公布日： 2022-08-09 - 主分类号： H01L29/78 文献下载
摘要：一种半导体结构及其形成方法，半导体结构包括：沟道结构层；源漏掺杂层，沿沟道层长度的方向位于沟道结构层的两侧，源漏掺杂层与相邻沟道层，或源漏掺杂层与基底、以及与基底相邻的沟道层围成通槽；与通槽相连通的栅极开口，位于源漏掺杂层之间且横跨沟道结构层；填充于栅极开口和通槽内的栅极结构，包括包围沟道层的栅功能层、以及位于栅功能层上且填充栅极开口和通槽的栅电极层，栅功能层暴露出通槽和栅极开口的侧壁，栅电极层与栅极开口和通槽的侧壁相接触。本发明实施例栅功能层暴露出栅极开口和通槽的侧壁，能够为栅电极层提供更大的填充空间，增大了栅电极层占栅极结构体积的比例，有利于改善因栅极长度减小所引起的栅极电阻升高的问题。
半导体结构及其形成方法

1
2
3
下一页»
尾页
共 31 条