“待刻蚀层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3383190个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构的形成方法-CN202111028400.X在审
发明人：郑二虎 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2021-09-02 - 公布日： 2023-03-07 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体结构的形成方法，包括：提供待刻蚀层，待刻蚀层包括第一区和第二区；在第一区上形成沿平行于衬底表面的第一方向分立的若干第一核心层；在第二区上形成沿平行于衬底表面的第二方向分立的若干第二核心层相邻第二核心层的第二尺寸大于相邻第一核心层的第一尺寸；在第一核心层和第二核心层侧壁表面、顶部表面形成侧墙材料层；采用第一刻蚀工艺刻蚀侧墙材料层，在第一核心层侧壁形成第一侧墙，第一侧墙在第一方向上具有第一尺寸；采用第二刻蚀工艺刻蚀侧墙材料层，在第二核心层侧壁形成第二侧墙，第二侧墙在第一方向上具有第二尺寸，第二尺寸大于第一尺寸；以第一侧墙和第二侧墙刻蚀待刻蚀层。
半导体结构形成方法

[发明专利]半导体器件的形成方法-CN201510192196.3有效
发明人：张海洋;张城龙 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2015-04-20 - 公布日： 2019-03-12 - 主分类号： H01L21/027 文献下载
摘要：一种半导体器件的形成方法，包括：提供待刻蚀层，所述待刻蚀层表面形成有初始光刻胶膜；对所述初始光刻胶膜进行光刻工艺，形成具有第一线宽粗糙度的光刻胶层；对所述光刻胶层进行侧壁回流修复处理，侧壁回流修复处理后的光刻胶层具有小于第一线宽粗糙度的第二线宽粗糙度；在所述侧壁回流修复处理之后，在所述光刻胶层顶部表面和侧壁表面形成固化层；在所述固化层上形成尺寸修复层。本发明减小刻蚀待刻蚀层的掩膜图形的线宽粗糙度，且使掩膜图形的尺寸与预设目标尺寸一致，提高了形成的半导体器件的性能和良率。
半导体器件形成方法

[发明专利]一种SONOS存储器ONO光刻返工工艺集成方法-CN202210459500.6在审
发明人：刘政红;邵华;陈昊瑜;黄冠群;齐瑞生 -专利权人：上海华力集成电路制造有限公司
申请日： 2022-04-27 - 公布日： 2022-08-02 - 主分类号： H01L21/02 文献下载
摘要：本发明提供一种SONOS存储器ONO光刻返工工艺集成方法，包括：提供待返工的晶圆，晶圆包括半导体基底、氧化层和氮化硅层及待剥离光刻胶层；采用干法工艺将大部分光刻胶层去除，再用湿法工艺将剩余的光刻胶层去除；二次形成光刻胶层，刻蚀去除选择栅区域以及外围逻辑区域的氮化硅层；采用湿法刻蚀工艺去除选择栅区域以及外围逻辑区域的氧化层，采用的化学溶液刻蚀量小于基准刻蚀量；去除二次形成的光刻胶层，进行预清洗，采用的化学溶液的清洗量大于基准清洗量；生长栅氧化层和阻挡氧化层。本发明通过调整湿法刻蚀工艺刻蚀量和栅氧化层预清洗量降低返工晶圆在湿法刻蚀过程中因化学溶液侧钻导致膜层损伤，保证可靠性。该返工工艺稳定可控，适合批量生产。
一种 sonos 存储器 ono 光刻返工工艺集成方法

[发明专利]半导体结构及其形成方法-CN201911113636.6在审
发明人：苏博;郑二虎;王彦;张海洋 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-11-14 - 公布日： 2021-05-14 - 主分类号： H01L21/033 文献下载
摘要：一种半导体结构及其形成方法，方法包括：提供待刻蚀层；在所述待刻蚀层上形成初始牺牲层；对所述初始牺牲层的侧壁进行改性处理工艺，在所述初始牺牲层的侧壁形成过渡层；去除所述过渡层，形成牺牲层。所述形成方法减小了牺牲层的侧壁粗糙度。
半导体结构及其形成方法

[发明专利]硅通孔制作方法-CN200910198458.1无效
发明人：陈晓军;陈宇涵;刘煊杰;傅焕松 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2009-11-03 - 公布日： 2011-05-11 - 主分类号： H01L21/768 文献下载
摘要：本发明公开了一种硅通孔制作方法，包括在硅片表面淀积介质层，在开始金属互连工艺之前，该方法还包括：在介质层表面淀积刻蚀阻挡层；在刻蚀阻挡层上形成待刻蚀的光刻胶图形，并刻蚀掉未被光刻胶图形保护的区域上的刻蚀阻挡层和介质层；去除所述光刻胶图形；在刻蚀阻挡层的保护下刻蚀硅衬底，得到硅通孔；去除刻蚀阻挡层。应用本发明所述的方法，能够避免硅通孔的制作过程对介质层造成影响。
硅通孔制作方法

[发明专利]半导体结构的形成方法-CN202010252060.8在审
发明人：何作鹏;杨明;卑多慧;朱辰;张超;倪百兵 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-04-01 - 公布日： 2021-10-12 - 主分类号： H01L21/033 文献下载
摘要：一种半导体结构的形成方法，包括：提供待刻蚀层，所述待刻蚀层包括若干第一区和第二区，第二区位于相邻的第一区之间；在待刻蚀层上形成牺牲层；在第一区上的牺牲层内形成若干第一凹槽；在第一凹槽侧壁表面形成第一侧墙；对第二区上的部分牺牲层进行改性处理，形成第一改性层，第一改性层位于相邻第一凹槽之间且与第一侧墙相接触；对第一区上的部分牺牲层进行改性处理，形成第二改性层，第二改性层位于第一区上相邻的第一凹槽之间且与第一侧墙相接触；去除牺牲层，在第一改性层、第二改性层和第一侧墙之间形成第二凹槽；形成第二凹槽之后，以第一改性层、第二改性层和第一侧墙为掩膜刻蚀待刻蚀层。
半导体结构形成方法

[发明专利]一种基于抗磁体悬浮的MEMS惯性传感器的制备方法-CN201910542375.3有效
发明人：王秋;刘骅锋;涂良成;任小芳 -专利权人：华中科技大学
申请日： 2019-06-21 - 公布日： 2020-09-08 - 主分类号： G01V7/00 文献下载
摘要：本发明公开一种基于抗磁体悬浮的MEMS惯性传感器的制备方法，包括：在SOI硅片的支撑层确定四个待刻蚀的刻蚀槽的位置；在SOI硅片的支撑层刻蚀出四个待刻蚀的刻蚀槽；在SOI硅片的器件层刻蚀出多个绝缘层释放孔；通过绝缘层释放孔去除支撑层中间区域对应的绝缘层得到刻蚀槽；在槽壁对称装置抗磁材料，并将两个装置抗磁材料的刻蚀槽对准封装；在上刻蚀槽外侧顶部装置固定永磁体，以提供作用于悬浮永磁体的悬浮力；在两个刻蚀槽围成的封闭空间内放置悬浮永磁体
一种基于磁体悬浮 mems 惯性传感器制备方法

[发明专利]半导体结构的形成方法-CN202110070220.1在审
发明人：高宗朋;何欣祥;胡敏达 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2021-01-19 - 公布日： 2022-07-29 - 主分类号： H01L21/027 文献下载
摘要：一种半导体结构的形成方法，包括：提供待刻蚀层；在所述待刻蚀层表面形成第一牺牲层，所述第一牺牲层内具有沿第一方向延伸的第一开口，所述第一开口暴露出所述待刻蚀层表面；在所述第一牺牲层上和第一开口内形成初始第二牺牲层；在所述初始第二牺牲层表面形成初始第一掩膜层；对所述初始第一掩膜层进行多次图形化步骤以形成第一掩膜层，所述第一掩膜层内具有多个沿所述第一方向排布的隔断掩膜开口，每个所述隔断掩膜开口沿第二方向横跨所述第一开口从而，实现向待刻蚀层传递小间距且形貌好的相邻图形。
半导体结构形成方法

[发明专利]半导体精细图案的形成方法-CN201210378702.4无效
发明人：何其旸 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-09-29 - 公布日： 2014-04-09 - 主分类号： H01L21/033 文献下载
摘要：一种半导体精细图案的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有待刻蚀材料层和所述待刻蚀材料层表面的若干分立的牺牲层；在牺牲层两侧形成第一侧墙；去除牺牲层；在第一侧墙两侧形成第二侧墙，所述第一侧墙和第二侧墙形成图形化掩膜层；以所述掩膜图形为掩膜刻蚀待刻蚀材料层，在半导体衬底表面形成精细图案。
半导体精细图案形成方法

[发明专利]微机电系统器件的制造方法及微机电系统器件-CN202111250432.4在审
发明人：袁仁志;林源为 -专利权人：北京北方华创微电子装备有限公司
申请日： 2021-10-26 - 公布日： 2022-03-01 - 主分类号： B81C1/00 文献下载
摘要：本发明公开了一种微机电系统器件的制造方法及微机电系统器件，制造方法包括：在晶圆的正面上的非刻蚀区域形成图形化的金属氧化物掩膜层；对晶圆正面上的待刻蚀区域进行干法刻蚀，在晶圆的正面形成具有孔道结构的微机电系统器件；通过湿法刻蚀去除金属氧化物掩膜层。实现在选择比较低的待刻蚀材料上获得高深宽比的器件结构。
微机系统器件制造方法

[发明专利]半导体结构及其形成方法-CN202010936588.7在审
发明人：李强;苏波 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-09-08 - 公布日： 2022-03-08 - 主分类号： H01L21/308 文献下载
摘要：一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底上具有待刻蚀层；在所述待刻蚀层上形成第一牺牲层和第二牺牲层，且所述第一牺牲层内掺杂有离子，所述第二牺牲层内未掺杂有离子；在部分所述第一牺牲层和第二牺牲层上形成第三牺牲层；图案化所述第一牺牲层、第二牺牲层以及第三牺牲层；转移图案在所述待刻蚀层。所述方法有利于在去除第一区上的第二牺牲层的过程中，对第一牺牲层造成的过刻蚀程度较小，有利于所述图形转移的准确度。
半导体结构及其形成方法

[发明专利]半导体结构的形成方法-CN202110245545.9在审
发明人：金吉松;蒋莉;洪中山 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-03-05 - 公布日： 2022-09-06 - 主分类号： H01L21/3213 文献下载
摘要：一种半导体结构的形成方法，包括：提供基底；在所述基底上形成待刻蚀层；在所述待刻蚀层上形成第一核心层，沿第一方向延伸；在所述第一核心层的侧壁上形成侧墙；在所述待刻蚀层上形成第二核心层，沿所述第一方向延伸，且所述第二核心层至少覆盖所述侧墙沿第一方向的部分侧壁，所述第二核心层与所述第一核心层沿第二方向间隔排列，所述第二方向垂直于第一方向；去除所述侧墙；在去除所述侧墙后，以所述第一核心层和第二核心层为掩膜，图形化所述待刻蚀层
半导体结构形成方法

[发明专利]有效控制过刻蚀量的方法-CN201310113918.2有效
发明人：胡敏达;张城龙 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-04-02 - 公布日： 2014-10-15 - 主分类号： H01L21/66 文献下载
摘要：本发明提供一种有效控制过刻蚀量的方法，提供一自下而上依次包括衬底、刻蚀停止层、层间介质层及硬掩模的测试结构，所述刻蚀停止层的厚度与待刻蚀器件中的一致，然后采用预设刻蚀条件对所述测试结构进行刻蚀，形成若干用于互连的盲孔；再测试刻蚀后的测试结构的纵截面形貌，若所述盲孔的下表面低于所述刻蚀停止层的下表面，且所述盲孔的下表面与所述刻蚀停止层下表面的之间的距离小于或等于预设过刻蚀量，则采用所述预设刻蚀条件对待刻蚀器件进行刻蚀本发明不需要通过特殊制样增厚刻蚀停止层，且不需要预镀铜层，过刻蚀量的检测方法简单，显著降低了工艺调整的成本；且能够实时监测线上刻蚀工艺，有效控制互连通孔的过刻蚀量，保证产品的良率。
有效控制刻蚀方法

[发明专利]半导体结构的形成方法-CN202210385675.7在审
发明人：王军;苏欣若;刘昌伙;厉渊;杨乐 -专利权人：中芯北方集成电路制造（北京）有限公司
申请日： 2022-04-13 - 公布日： 2023-10-27 - 主分类号： H01L21/3065 文献下载
摘要：一种半导体结构的形成方法，包括：以所述图形化层为掩膜，采用等离子体刻蚀所述待刻蚀层，在所述待刻蚀层内形成第一孔洞以及位于所述第一孔洞下的若干相互隔离的第二孔洞，所述图形孔洞与所述第一孔洞相互连通，各所述第二孔洞分别与所述第一孔洞相互连通，所述等离子体刻蚀的方法包括：进行第一阶段刻蚀以形成所述第一孔洞，所述第一阶段刻蚀在所述第一孔洞靠近顶部的侧壁表面产生副产物，所述副产物具有电荷；在所述第一刻蚀阶段之后，进行第二阶段刻蚀，采用刻蚀等离子体刻蚀所述待刻蚀层以形成所述若干第二孔洞，且所述刻蚀等离子体具有与所述副产物相同的电荷，获得的各所述第二孔洞尺寸远小于所述第一孔洞，利于提高芯片的集成度。
半导体结构形成方法

[发明专利]抑制刻蚀过程中孔底部出现缺口的方法、孔的形成方法-CN201410421297.9有效
发明人：黄秋平;王红超;严利均;刘身健;倪图强 -专利权人：中微半导体设备（上海）有限公司
申请日： 2014-08-25 - 公布日： 2019-02-26 - 主分类号： H01L21/768 文献下载
摘要：本发明提供抑制孔结构刻蚀过程中孔底部出现缺口的方法，以及孔结构的形成方法。其中，该孔结构的形成方法主要包括以下步骤：(1)、提供基底，所述基底包括待蚀刻材料层与粘附在所述待蚀刻材料层下表面的绝缘层；(2)、异向等离子刻蚀所述待蚀刻材料层，以初步形成孔；(3)、在相对较低的工作气压环境下，继续异向等离子刻蚀，以加深所述孔。至少在所述加深所述孔的工艺结束时，所述绝缘层已能透过所述孔而暴露。
抑制刻蚀过程底部出现缺口方法形成