“并行架构”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果154454个，建议您升级VIP下载更多相关专利

[发明专利]并行哈希加密方法、存储介质及电子设备-CN202310464782.3有效
发明人：吴刚 -专利权人：暗链科技（深圳）有限公司
申请日： 2023-04-27 - 公布日： 2023-07-14 - 主分类号： G06F21/60 文献下载
摘要：本发明涉及数据加密技术领域，公开了一种并行哈希加密方法、存储介质及电子设备。并行哈希加密方法包括：获取源数据，将源数据分成多个等长的数据段，并行生成与每个数据段对应的三维数据矩阵，并行对每个三维数据矩阵执行散列化操作，得到与每个数据段对应的散列化段数据，将多个散列化段数据压缩成指定位数的哈希加密数据本实施例采用并行加密架构，能够多线程地对各个数据段进行哈希加密处理，有利于提高加密计算的效率。
并行加密方法存储介质电子设备

[发明专利]基于NoC架构的多核处理器平台及其设计方法-CN201210396310.0无效
发明人：王坚;李玉柏;钟阳;李桓 -专利权人：电子科技大学
申请日： 2012-10-18 - 公布日： 2013-01-16 - 主分类号： G06F17/50 文献下载
摘要：本发明提供了一种基于NoC架构的多核处理平台及其设计方法，属于通信领域，本发明克服了现有技术中采用的处理器平台并行算法和并行任务处理能力低且开发周期长、运行非常不可靠的缺陷。本发明通过NoC方式接入至少两个处理器，所述NoC采用M×N的MESH拓扑结构构建而成，从而实现了提高平台可靠性的功能；同时本发明还能够通过仿真对并行算法的延时、功耗、处理精度等进行评估，提高了平台并行算法和并行任务处理的精度
基于 noc 架构多核处理器平台及其设计方法

[发明专利]基于忆阻器的神经网络的并行加速方法及处理器、装置-CN201911082236.3有效
发明人：吴华强;姚鹏;高滨;钱鹤 -专利权人：清华大学
申请日： 2019-11-07 - 公布日： 2023-01-17 - 主分类号： G06N3/04 文献下载
摘要：一种基于忆阻器的神经网络的并行加速方法及处理器、装置。该神经网络包括：多个依次设置的功能层，其中，该多个功能层包括第一功能层和位于第一功能层之后的第二功能层，该第一功能层包括并行的多个第一忆阻器阵列，该多个第一忆阻器阵列用于执行所述第一功能层的操作并将操作结果输出至第二功能层该并行加速方法包括：使用多个第一忆阻器阵列并行地执行第一功能层的操作，并将操作结果输出至第二功能层。同时，针对具体的并行加速处理器，设计了合适的硬件架构，该并行加速处理器及装置可以执行上述并行加速方法。
基于忆阻器神经网络并行加速方法处理器装置

[发明专利]一种基于GPU的多帧图像并行处理的方法-CN201610554378.5在审
发明人：郭茂耘;安翼尧;梁皓星 -专利权人：重庆大学
申请日： 2016-07-14 - 公布日： 2016-12-14 - 主分类号： G06T1/20 文献下载
摘要：本发明公开一种为大量图像并行进行图像处理算法。本算法为将多帧图像转化为单帧图像并实现并行处理过程等。本发明方法主要提供如下功能：将多帧的待处理的图像数据整合成单帧图片，之后利用异构通用计算编程架构在GPU中进行图像处理，以实现对多帧图像并行处理的目的，以提高图像处理效率，提高GPU多处理器资源利用率。
一种基于 gpu 图像并行处理方法

[发明专利]一种多通道多相内插处理架构-CN202210772662.5有效
发明人：孙学军 -专利权人：成都志诚信通科技合伙企业（有限合伙）
申请日： 2022-06-30 - 公布日： 2023-03-14 - 主分类号： H03H17/02 文献下载
摘要：本发明公开了一种多通道多相内插处理架构，包括并行FIR单元、FIR系数生成单元和延时单元；述并行FIR单元的输入端接收多相输入信号，输出端用于输出偶数项通道的信号，所述FIR系数生成单元用于根据输入信号的相数，为并行FIR单元生成FIR系数；所述延时单元的输入端接收多相输入信号，输出端用于输出奇数项通道的信号。
一种通道多相内插处理架构

[发明专利]一种基于并行分布式架构的复杂事件处理的方法-CN201410697724.6有效
发明人：廉海明;郭旭东;谢小明;胡佳;胡大正;郭江;沈艳林;石波;沈德峰;吴朝雄;王红艳 -专利权人：中国航天科工集团第二研究院七〇六所
申请日： 2014-11-26 - 公布日： 2017-12-12 - 主分类号： H04L29/06 文献下载
摘要：一种基于并行分布式架构的复杂事件处理的方法属于网络安全领域。这样部署到不同子群的不同子操作序列之间可以并行计算，部署到同一个子群的不同机器的同一个操作也可以并行计算。即不同查询之间是并行的(查询间并行)，相同查询之间也是并行的(查询内并行)；查询内并行不仅包括不同操作之间是并行的，而且相同操作之内也是并行的。即每个操作都是并行，这样即可解决查询计算遇到的节点性能瓶颈问题。
一种基于并行分布式架构复杂事件处理方法

[发明专利]框架组装体以及框架组装体的制造方法-CN202210429963.8在审
发明人：铃木阳一 -专利权人：盐城辉空科技有限公司;株式会社爱隆未来
申请日： 2022-04-22 - 公布日： 2022-10-25 - 主分类号： B64C1/06 文献下载
摘要：本发明的框架组装体是飞行体用的框架组装体，其特征在于，具备：至少两个并行并且在第一方向上延伸的第一框架构件；在与所述第一方向垂直的第二方向上延伸的第二框架构件；以及分别固定于所述第一框架构件以及第二框架构件的固定构件
框架组装以及制造方法

[实用新型]框架组装体-CN202220945518.2有效
发明人：铃木阳一 -专利权人：盐城辉空科技有限公司;株式会社爱隆未来
申请日： 2022-04-22 - 公布日： 2023-06-09 - 主分类号： B64C1/06 文献下载
摘要：本实用新型的框架组装体是飞行体用的框架组装体，其特征在于，具备：至少两个并行并且在第一方向上延伸的第一框架构件；在与所述第一方向垂直的第二方向上延伸的第二框架构件；以及分别固定于所述第一框架构件以及第二框架构件的固定构件
框架组装

[发明专利]一种卷积神经网络的行人目标检测系统设计-CN202110788665.3在审
发明人：向丹;林韩熙;欧阳剑 -专利权人：广东技术师范大学
申请日： 2021-07-12 - 公布日： 2023-01-17 - 主分类号： G06V20/52 文献下载
摘要：所述方法包括以下步骤：搭建训练文件架构，以Fast‑CNN计算框架作为硬件结构主体，卷积神经分类器，按照并行检测原理及卷积神经架构搭建检测体系结构；从而实时获取行人目标检测结果。
一种卷积神经网络行人目标检测系统设计

[发明专利]一种网络结构、并行推理模型的编译加载方法及芯片系统-CN202110610691.7在审
发明人：丁皓;林士涵;李力游 -专利权人：南京蓝洋智能科技有限公司
申请日： 2021-06-02 - 公布日： 2021-08-13 - 主分类号： G06F15/173 文献下载
摘要：本文提供了一种网络结构、并行推理模型的编译加载方法及芯片系统，所述结构包括主控芯片、第一模块芯片和多个第二模块芯片；所述主控芯片与所述第一模块芯片连接，所述主控芯片用于向所述第一模块芯片传输任务指令和任务数据所述第一模块芯片与所述第二模块芯片连接，所述第一模块芯片用于根据所述任务指令编译加载所述任务数据，生成分发数据，并将所述分发数据广播至所述第二模块芯片，以使所述第二模块芯片存储接收到的分发数据，本文能够提高Chiplet架构下并行推理效率，有效提升Chiplet架构的竞争力。
一种网络结构并行推理模型编译加载方法芯片系统

[发明专利]基于VPX架构的嵌入式有源相控阵多功能集成调度方法-CN201310584642.6有效
发明人：付林;杨玉亮 -专利权人：中国船舶重工集团公司第七二四研究所
申请日： 2013-11-20 - 公布日： 2017-02-22 - 主分类号： G06F9/46 文献下载
摘要：本发明设计基于VPX架构的嵌入式有源相控阵多功能集成调度方法。该方法采用采用基于VPX架构平台，包含中心调度节点和面阵调度节点及实时波控节点三级节点，三级节点间采用VPX高速总线连接；中心调度节点和面阵调度节点采用并行多片多核PowerPC平台，完成多个面阵资源调度的同时并行处理
基于 vpx 架构嵌入式有源相控阵多功能集成调度方法

[发明专利]一种基于CPU+GPU+FPGA架构的异构计算系统和方法-CN201710520154.7在审
发明人：赵瑞东;彭福来;于治楼;陈乃阔;牛玉峰 -专利权人：山东超越数控电子有限公司
申请日： 2017-06-30 - 公布日： 2017-10-20 - 主分类号： G06F15/78 文献下载
摘要：本发明提供一种基于CPU+GPU+FPGA架构的异构计算系统，包括CPU主机单元、一个或多个GPU异构加速单元和一个或多个FPGA异构加速单元，CPU主机单元分别与GPU异构加速单元、FPGA异构加速单元通信连接，其中CPU主机单元用于资源管理，以及将处理任务分配给GPU异构加速单元和/或FPGA异构加速单元；GPU异构加速单元对来自CPU主机单元的任务进行并行处理；FPGA异构加速单元对来自CPU主机单元的任务进行串行或并行处理本发明提供的异构计算系统能够充分发挥CPU的管控优势、GPU的并行处理优势、FPGA的性能功耗比并且具有灵活配置的优势，可适应不同的应用场景，满足不同类型的任务需求。本发明还提供一种基于CPU+GPU+FPGA架构的异构计算方法。
一种基于 cpu gpu fpga 架构计算系统方法

[发明专利]融合大模板图的模板匹配并行实现方法及装置-CN201710728331.0在审
发明人：王邢波;王小涛;聂宏;刘烨 -专利权人：南京邮电大学
申请日： 2017-08-23 - 公布日： 2018-01-19 - 主分类号： G06K9/62 文献下载
摘要：本发明公开了一种融合大模板图的模板匹配并行实现方法及装置，属于归一化相关图像模板匹配领域，其由归一化相关系数计算模块逻辑架构包括模板图灰度值求和，模板图灰度值平方求和，实时图灰度值求和、实时图灰度值平方求和模块和实时图模板图灰度值乘积求和通过增加实时图灰度值总和缓冲模块、实时图灰度值平方总和缓冲模块、实时图模板图灰度值乘积总和缓冲模块；同时控制流程中通过比较模板图大小与实现的并行通道数目，分别执行大模板图模式和小模板图模式逻辑控制，使所实现架构不再受限于并行通道数目
融合模板匹配并行实现方法装置

[发明专利]一种基于多GPU的A*搜索方法-CN202010377266.3在审
发明人：孙建华;姚亚鹏;陈浩 -专利权人：湖南大学
申请日： 2020-05-07 - 公布日： 2020-08-25 - 主分类号： G06F9/50 文献下载
摘要：本发明是一种基于多GPU的并行A*搜索方法，涉及分布式领域。当前基于GPU的A*搜索由于GPU内存和算力的限制，当数据规模达到一定量级时，会出现速度和内存的瓶颈。针对多GPU计算架构条件下的内存异构层次问题，本发明关注于不同数据的分区方式，使之有效的实现GPU之间的负载均衡和数据的有效的交互。然后在GPU上采用了多个优先队列的方式并行A*搜索方法，针对多GPU的架构实现了相应的优化。最后，针对GPU上运算可能出现的重复结点查找问题，选取了替换式并行哈希。
一种基于 gpu 搜索方法

[发明专利]一种并行计算加速器及嵌入式系统-CN202011264089.4在审
发明人：邹晓峰;李拓;李仁刚;刘同强;周玉龙;张贞雷;王朝辉 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2020-11-12 - 公布日： 2021-02-02 - 主分类号： G06F9/48 文献下载
摘要：本发明公开了一种并行计算加速器及嵌入式系统，该加速器包括：总线转换部件，用于接收主控制器通过外连总线接口发送的计算任务；集群控制部件，用于通过总线转换部件的RoCC总线接口获取计算任务，并控制RISC‑V加速集群中的目标RISC‑V设备完成计算任务；RISC‑V加速集群，用于根据集群控制部件的控制，利用目标RISC‑V设备按照计算指令，对计算数据进行并行计算，得到计算结果数据；本发明通过总线转换部件的设置，实现主控制器的架构与RISC‑V架构的异构融合；通过RISC‑V加速集群的设置，利用多RISC‑V核完成计算任务的并行计算，提升嵌入式系统的计算性能，满足物联网应用对计算性能要求较高的需求。
一种并行计算加速器嵌入式系统