|
|
钻瓜专利网为您找到相关结果 3561045个，建议您 升级VIP下载更多相关专利
- [发明专利]半穿透半反射式画素-CN200710129470.8无效
-
郭建忠;陈健忠
-
胜华科技股份有限公司
-
2007-07-17
-
2009-01-21
-
G02F1/1362
- 一种半穿透半反射式画素适于配置于一基板上，其包括栅极层、第一半穿透半反射导电层、栅绝缘层、通道层以及导电层。其中，栅极层配置于基板上。第一半穿透半反射导电层配置于基板上，并与栅极层电性绝缘。栅绝缘层覆盖于栅极层与第一半穿透半反射导电层上。信道层配置于栅绝缘层上，且通道层位于栅极层的上方。导电层配置于栅绝缘层与信道层的部分区域上，且其包括一源极、一漏极，一与源极连接的数据配线与一与漏极连接的第二半穿透半反射导电层，其中第二半穿透半反射导电层配置于第一半穿透半反射导电层上方的栅绝缘层上。
- 穿透反射式画素
- [发明专利]电容器结构-CN200610004124.2无效
-
洪建州;梁其翔;曾华洲;曾誌裕
-
联华电子股份有限公司
-
2006-02-21
-
2007-08-29
-
H01L27/108
- 一种电容器结构，包括多层导电层、介电层及多个接触窗。多层导电层彼此堆叠配置，各导电层具有第一导电图案与第二导电图案。介电层配置在第一导电图案与第二导电图案之间，以及配置在相邻二层导电层之间。多个接触窗配置在介电层中，分别电性连接相邻二层导电层中的第一导电图案及电性连接相邻二层导电层中的第二导电图案。其中，电性连接相邻二层导电层中的第一导电图案的接触窗为第一长条状接触窗，第一长条状接触窗延伸于相邻二层导电层中的第一导电图案之间，且第一长条状接触窗的边界位于第一导电图案的边界范围内。
- 电容器结构
- [发明专利]层叠电容器的制造方法-CN201510848818.3有效
-
月田祐树;正井裕士
-
株式会社村田制作所
-
2015-11-27
-
2019-08-06
-
H01G4/12
- 本发明的层叠电容器的制造方法，具备：层叠工序(S4)，使不足50层的导电体层各自位于第1配置或第2配置以使得从层叠方向观察导电体层位于第1配置以及和该第1配置不同的第2配置，并与电介质层交替地进行层叠，由此形成夹着电介质层相邻的至少一对导电体层都位于第1配置或都位于第2配置的层叠体；延伸工序(S5)，对层叠体加压来使导电体层在与上述层叠方向正交的方向上延伸；弯曲工序(S6)，对层叠体加压来使导电体层在上述层叠方向上弯曲；和外部电极形成工序(S10)，在层叠体的表面分别形成第1以及第2外部电极，使第1外部电极与导电体层当中位于第1配置的导电体层连接，且第2外部电极与导电体层当中位于第2配置的导电体层连接。
- 层叠电容器及其制造方法
- [发明专利]紫外线发光元件-CN202280014017.5在审
-
山田智也
-
旭化成株式会社
-
2022-03-09
-
2023-09-29
-
H01L33/20
- 紫外线发光元件具备基板、氮化物半导体层叠体、第1电极和第2电极，氮化物半导体层叠体具有：第1导电型的第1半导体层；发光台面构造部，其配置在第1导电型的第1半导体层上；以及保护台面构造部，其配置在第1导电型的第1半导体层上，且在空间上与发光台面构造部分离。发光台面构造部具有：第1导电型的第2半导体层；第1量子阱层，其配置在第1导电型的第2半导体层上；以及第2导电型的第1半导体层，其配置在第1量子阱层上，保护台面构造部具有：第1导电型的第3半导体层；第2量子阱层，其配置在第1导电型的第3半导体层上；以及第2导电型的第2半导体层，其配置在第2量子阱层上。第1电极配置在第1导电型的第1半导体层上，第2电极配置在发光台面构造部的第2导电型的第1半导体层上。
- 紫外线发光元件
- [发明专利]显示装置-CN202211428079.9在审
-
方琪皓;朴喜湘;金恩惠;吕寅赫;郑银爱;崔原硕
-
三星显示有限公司
-
2022-11-15
-
2023-09-19
-
H10K59/40
- 显示装置包括：基板，包括显示区域以及包括焊盘区域的非显示区域；有源层，在显示区域中配置于基板上；第一导电层，包括在显示区域配置于有源层上的栅极电极以及在焊盘区域中配置于基板上的第一焊盘电极；第二导电层，在显示区域中配置于第一导电层上，并与有源层连接；第三导电层，在显示区域中配置于第二导电层上，并包括第一连接电极；第四导电层，在显示区域中配置于第三导电层上，并包括与第一连接电极连接的第二连接电极；发光元件，在显示区域中配置于第四导电层上，并与第二连接电极连接；上触摸层，包括在显示区域中配置于发光元件上的上触摸电极以及在焊盘区域中与第一焊盘电极电连接的第二焊盘电极；集成电路，配置于第二焊盘电极上。
- 显示装置
- [发明专利]半导体存储装置-CN201980093802.2在审
-
中塚圭祐;吉水康人;佐贯朋也;荒井史隆
-
铠侠股份有限公司
-
2019-03-19
-
2021-10-22
-
H01L27/11556
- 实施方式的半导体存储装置具备：多个第1导电层，积层在衬底上；多个第2导电层，分别积层在第1导电层之间；导柱，在配置着多个第1导电层及多个第2导电层的区域中沿多个第1导电层及多个第2导电层的积层方向延伸，并在多个第1导电层及多个第2导电层的交叉部形成多个存储器单元；第1接点插塞，在配置着多个第1导电层及多个第2导电层的区域中沿多个第1导电层及多个第2导电层的积层方向延伸，与多个第1导电层连接；及第2接点插塞，在配置着多个第1导电层及多个第2导电层的区域中沿多个第1导电层及多个第2导电层的积层方向延伸，与多个第2导电层连接。
- 半导体存储装置
|
