“寄存器传输级”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9486992个，建议您升级VIP下载更多相关专利

[发明专利]一种基于ASIC的多线程模块及多线程控制方法-CN202111203876.2在审
发明人：陈伟;王嫣超;任昂;应屹航;陈树;王理想;胡俊 -专利权人：杭州国芯科技股份有限公司
申请日： 2021-10-15 - 公布日： 2022-01-18 - 主分类号： G06F9/50 文献下载
摘要：本发明的多线程模块包括模块功能内核、多线程接口组、多线程优先级仲裁模块。模块功能内核用于读取、解析并执行经仲裁胜出的线程的指令，包括总线读写模块、指令解析模块、寄存器配置模块、功能执行模块。多线程接口组包括多个线程接口，每个线程接口都有独立的线程寄存器、线程指令、线程中断，每个线程寄存器包括线程挂起寄存器、线程复位寄存器、线程颗粒度寄存器、线程优先级寄存器、线程上下文寄存器、指令提交寄存器多线程优先级仲裁模块用于多个线程之间的优先级仲裁。本发明实现了节省资源开销、提高线程调度效率和优化软硬件交互。
一种基于 asic 多线程模块控制方法

[发明专利]移位寄存器单元、栅线驱动电路及其驱动方法和显示装置-CN201710706407.X有效
发明人：栗峰;马禹;闫岩;桑琦 -专利权人：京东方科技集团股份有限公司;北京京东方显示技术有限公司
申请日： 2017-08-17 - 公布日： 2020-12-22 - 主分类号： G11C19/28 文献下载
摘要：本发明提供一种移位寄存器单元、栅线驱动电路及其驱动方法和显示装置。该移位寄存器单元，包括本体电路，本体电路用于使本级移位寄存器单元进行栅线扫描，还包括控制电路，控制电路连接本体电路和上一级移位寄存器单元，在上一级移位寄存器单元栅线扫描结束且本级移位寄存器单元栅线扫描开始之前进行触控扫描，控制电路用于在触控扫描结束之前对上一级移位寄存器单元内部电压进行补偿，使上一级移位寄存器单元在触控扫描结束后再次进行栅线扫描，以使本级移位寄存器单元能够接续进行栅线扫描。该移位寄存器单元能够避免较长时间的触控扫描结束后，其内部保持电压因其内部开关管漏电而降低，从而避免该移位寄存器单元输出的栅线扫描电压受到影响。
移位寄存器单元驱动电路及其方法显示装置

[发明专利]栅极驱动电路、触控显示装置及其驱动方法-CN201510298924.9在审
发明人：黄正翰;张翔昇;陈勇志;杨创丞;涂俊达;洪凯尉;庄铭宏 -专利权人：友达光电股份有限公司
申请日： 2015-06-03 - 公布日： 2017-01-04 - 主分类号： G09G3/20 文献下载
摘要：本发明公开了栅极驱动电路、触控显示装置及其驱动方法，栅极驱动电路包括：第一移位寄存器组，包含M级有效移位寄存器，其中M大于等于2；第二移位寄存器组，触控感测阶段所述第二移位寄存器组耦接在所述第一移位寄存器组中的第i级有效移位寄存器与第i+1级有效移位寄存器之间，其中i大于等于1，小于等于M；其中所述第一移位寄存器组中的有效移位寄存器输出端提供栅极驱动信号，所述第二移位寄存器组中的虚拟移位寄存器的输出端悬空。当处于触控感测阶段，通过在有效移位寄存器之间加入虚拟移位寄存器，能够在触控感测阶段Long-H期间栅极驱动电路向触控扫描线输出的信号保持低电平，保证此期间触控信号的稳定性。
栅极驱动电路显示装置及其方法

[发明专利]包含复位设施的数据处理装置-CN200680039497.1无效
发明人：劳伦特·皮洛特;艾伯特·阿默里 -专利权人： NXP股份有限公司
申请日： 2006-09-26 - 公布日： 2008-10-29 - 主分类号： G06F1/24 文献下载
摘要：一种数据处理装置MPS)，其包括多个能被单独复位的数据处理器(SPR、PM1、…、PM4。复位模块RSM根据优先级和时序方案对多个复位请求信号HRG、SRG、SRP1、…、SRP4)进行处理，以便获得各个数据处理器(SPR、PM1、…、PM4)的各个复位信号GRS、PRS1、…、PRS4)。优选地，复位模块(RSM)包括复位请求寄存器和请求执行寄存器，其中复位请求寄存器存储各个复位请求信号传输的各个复位请求，而请求执行寄存器存储复位信号传输的各个允许复位请求。
包含复位设施数据处理装置

[发明专利]一种移位寄存器及其驱动方法、栅极驱动电路-CN201710867231.6有效
发明人：张杨 -专利权人：京东方科技集团股份有限公司;合肥鑫晟光电科技有限公司
申请日： 2017-09-22 - 公布日： 2020-03-10 - 主分类号： G09G3/36 文献下载
摘要：本发明实施例提供一种移位寄存器及其驱动方法、栅极驱动电路，其中，该移位寄存器包括：输入模块、输出模块、上拉模块、下拉模块、复位模块和下级输入控制模块；下级输入控制模块，用于向下一级移位寄存器的输入模块提供高电平信号；本发明提供的技术方案通过设置下级输入控制模块，向下一级移位寄存器的输入模块提供高电平信号，以控制输入模块的导通状态，避免了由于本级移位寄存器的负载过多导致的下一级移位寄存器的输入模块的导通速度减慢，能够使下一级的移位寄存器的输入不会被上一级移位寄存器的负载所影响
一种移位寄存器及其驱动方法栅极电路

[发明专利]移位寄存器及其修复方法、栅极驱动电路和显示装置-CN201410796250.0在审
发明人：杨东;陈希 -专利权人：京东方科技集团股份有限公司;北京京东方光电科技有限公司
申请日： 2014-12-18 - 公布日： 2015-03-11 - 主分类号： G09G3/36 文献下载
摘要：本发明提供一种移位寄存器及其修复方法、栅极驱动电路和显示装置，所述移位寄存器包括多个级联的常规移位寄存器单元和至少一个备用移位寄存器单元，所述修复方法包括：当第N级常规移位寄存器单元发生故障时，将所述备用移位寄存器单元的多个信号端与所述第N级常规移位寄存器单元的多个信号端所对应的多个连接端对应相连；断开所述第N级常规移位寄存器单元的多个信号端与对应的多个连接端之间的连接；其中，N为正整数。本发明可以防止某一个常规移位寄存器单元损坏时影响显示效果。
移位寄存器及其修复方法栅极驱动电路显示装置

[发明专利]队列优先级仲裁的方法与装置-CN201610231258.1有效
发明人：伍德斌;汤峰 -专利权人：厦门旌存半导体技术有限公司
申请日： 2016-04-14 - 公布日： 2021-07-27 - 主分类号： G06F13/16 文献下载
摘要：提供了队列优先级仲裁的方法与装置。队列优先级仲裁电路，包括CPU，以及可被所述CPU访问的队列优先级寄存器与状态寄存器，其中，状态寄存器，用于存储对应于多个队列的每个的状态与优先级信息；队列优先级寄存器的每个比特指示具有优先级级别之一的队列中是否存在具有预定状态的队列；所述CPU通过访问所述队列优先级寄存器确定要处理第一优先级级别，并处理具有第一优先级级别的第一队列。
队列优先级仲裁方法装置

[发明专利]DDR内存配置空间访问方法及装置-CN201710206370.4有效
发明人：张宝祺 -专利权人：龙芯中科技术有限公司
申请日： 2017-03-31 - 公布日： 2020-09-22 - 主分类号： G06F12/06 文献下载
摘要：本申请提供一种DDR内存配置空间访问方法及装置，其中，该方法应用于集成有处理器和DDR内存的系统板卡，该处理器包括内存控制器、DDR配置寄存器以及优先级逐渐递减的第1级窗口配置寄存器至第N级(N≥2且N为整数)窗口配置寄存器，该方法包括：通过地址映射函数获取DDR配置寄存器的基址映射，对DDR配置寄存器进行配置使能DDR内存的配置空间访问功能，根据第M级(2≤M≤N且M为整数)窗口配置寄存器的占用情况对第M级窗口配置寄存器进行配置，并通过配置后的第M级窗口配置寄存器访问DDR内存的配置空间以获取DDR内存的状态，简化了DDR内存的调试流程，准确定位了DDR内存的问题，缩短了调试时间。
ddr 内存配置空间访问方法装置

[发明专利]分级架构的CT探测器寄存器内容传输方法和CT探测器-CN201410053963.8有效
发明人： K.盖斯林格;A.格拉夫;E.戈茨;S.哈特曼 -专利权人：西门子公司
申请日： 2014-02-18 - 公布日： 2017-01-04 - 主分类号： G06F9/30 文献下载
摘要：本发明涉及一种用于传输带有分级的硬件架构的CT‑探测器的寄存器内容的方法，其中第一层级通过控制单元构成，其包括用于位于更低层分级的FPGA的被读出的寄存器内容的寄存器表和用于待写入的寄存器内容的中间寄存器，通过每一次新的读取，将在分别的先前的读取期间从中央控制器到达控制单元的对于位于更低分级的FPGA新的寄存器内容传送到下一个层级，通过每一次新的读取，将所有位于更低层分级的FPGA的寄存器内容更新地记录在控制单元的寄存器表中，并且在由中央控制器非同步传达读出指令的情况下，仅仅从寄存器表中读出所述寄存器内容。另外本发明还涉及一种用于执行该方法的CT‑探测器。
分级架构 ct 探测器寄存器内容传输方法

[发明专利]栅极驱动电路-CN201511022845.1有效
发明人：吴峻甫;许文财;江建学;连伟光 -专利权人：群创光电股份有限公司
申请日： 2015-12-30 - 公布日： 2019-06-28 - 主分类号： G09G3/36 文献下载
摘要：本发明提供一种内嵌式触摸面板的栅极电路，用以改善已知内嵌式触摸面板的栅极电路在触摸检测周期时，因为移位寄存器的输出信号无法正确地被传送到前一级移位寄存器与次一级移位寄存器所造成前一级移位寄存器的输出信号下降时间与次一级移位寄存器的输出信号的上升时间过长的缺点
栅极驱动电路

[发明专利]栅极驱动电路-CN201910484865.2有效
发明人：吴峻甫;许文财;江建学;连伟光 -专利权人：群创光电股份有限公司
申请日： 2015-12-30 - 公布日： 2021-08-10 - 主分类号： G09G3/36 文献下载
摘要：本发明提供一种内嵌式触摸面板的栅极电路，用以改善已知内嵌式触摸面板的栅极电路在触摸检测周期时，因为移位寄存器的输出信号无法正确地被传送到前一级移位寄存器与次一级移位寄存器所造成前一级移位寄存器的输出信号下降时间与次一级移位寄存器的输出信号的上升时间过长的缺点
栅极驱动电路

[发明专利]基于RISC-V指令集的二级流水线架构-CN201810933214.2在审
发明人：胡振波 -专利权人：胡振波
申请日： 2018-08-16 - 公布日： 2019-01-04 - 主分类号： G06F9/38 文献下载
摘要：本发明公开了一种基于RISC‑V指令集的二级流水线架构，包括：取指令单元、执行单元、数据读写单元、长流水线数据处理单元、扩展加速接口协处理器、回写整数通用寄存器和总线接口单元，取指令单元取出指令后通过IR寄存器将指令发送至执行单元，时通过PC寄存器将指令的PC值发送至执行单元，执行单元根据接收的指令和指令PC值对指令进行译码和派遣，执行单元通过译码出的操作数寄存器索引读取回写整数通用寄存器，执行单元将指令派遣给各运输模块进行运算，执行单元将指令运算的结果写回至回写整数通用寄存器，总线接口单元用于辅助指令传输，通过在处理器内核中采用两级流水线架构，以达到降低处理器内核架构成本、提高处理器性能的目的。
指令通用寄存器架构回写总线接口单元处理器内核二级流水线取指令单元指令集译码操作数寄存器数据处理单元数据读写单元读取处理器性能两级流水线长流水线辅助指令协处理器运输模块指令发送指令运算寄存器索引写回运算取出发送传输

[发明专利]驱动电路-CN202010952307.7有效
发明人：林炜力;董哲维 -专利权人：友达光电股份有限公司
申请日： 2020-09-11 - 公布日： 2022-07-01 - 主分类号： G09G3/20 文献下载
摘要：一种驱动电路，包含第S级寄存器、第一走线、第(S+A)级寄存器及第二走线。第S级寄存器包含第一稳压电路，第一稳压电路通过S级第一开关单元及S级第二开关单元接收第S级控制信号，使第S级寄存器进行稳压处理，及输出第S级扫描信号。第一走线电性连接于S级第一开关单元。第(S+A)级寄存器中的(S+A)级第三开关单元电性连接于第一走线及(S+A)级第四开关单元，用以接收第S级控制信号，使第(S+A)级寄存器进行稳压处理。S和A皆为正整数。第二走线电性连接于S级第二开关单元及(S+A)级第四开关单元。
驱动电路

[发明专利]一种片上DMA结构及其实现方法-CN200710175493.2有效
发明人：车德亮;赵宁 -专利权人：北京时代民芯科技有限公司;中国航天时代电子公司第七七二研究所
申请日： 2007-09-29 - 公布日： 2008-02-20 - 主分类号： G06F13/30 文献下载
摘要：本发明公开了一种片上DMA结构及其实现方法，片上DMA结构包括DMA寄存器组，优先级仲裁单元，DMA数据缓冲寄存器，中断设置和接收单元，加/减1控制逻辑，片上DMA用于存储器与存储器之间数据传输的通道数据传输的宽度为32位，由于有其独立的内部地址和数据总线支持，所以可以实现CPU与DMA控制器的操作并发进行，且DMA传输速率与CPU相匹配；独立的地址加/减1模块控制源与目的地址寄存器和传输个数的自动增减；DMA内部有两种优先级判断模式，该DMA实现方法可广泛地应用于高性能处理器的设计中，结构简单、可靠。
一种 dma 结构及其实现方法

[发明专利]一种除法器及其运算方法、电子设备-CN201810709734.5有效
发明人：高杨 -专利权人：京东方科技集团股份有限公司
申请日： 2018-07-02 - 公布日： 2021-01-26 - 主分类号： G06F7/535 文献下载
摘要：，还用于输出被除数；除法运算单元，包括级联的P个除法运算子单元，除法运算子单元依次对应初始被除数的i位宽，除法运算子单元用于根据输入的N个除数倍数和被除数进行比较，获取i位宽的商和余数；还用于形成下一级除法运算子单元的被除数并输出；寄存单元，包括级联的P‑1个寄存器，寄存器用于将与寄存器连接的除法运算子单元输出的商和上一级寄存器输出的商进行位拼接并传输至下一级寄存器；输出单元，用于输出商。
一种法器及其运算方法电子设备