“寄存器传输级”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9486992个，建议您升级VIP下载更多相关专利

[发明专利]驱动电路、驱动方法和显示装置-CN201410821766.6在审
发明人：黄强灿 -专利权人：厦门天马微电子有限公司;天马微电子股份有限公司
申请日： 2014-12-25 - 公布日： 2015-03-25 - 主分类号： G09G3/20 文献下载
摘要：本发明公开了一种驱动电路、驱动方法和显示装置，通过分别扫描奇数级移位寄存器和偶数级移位寄存器，以及，在分别驱动奇数级移位寄存器和偶数级移位寄存器时对对应像素输入不同极性的信号，可见，在扫描一帧画面时，只需对像素输入的信号极性变换一次，极大的减小了驱动过程中的功耗，提高了显示装置电源的使用寿命；而且，本发明提供的驱动电路，将所有移位寄存器分为两组设置在显示区域两侧，且两侧的移位寄存器组均包括有至少一个奇数级移位寄存器和至少一个偶数级的移位寄存器，因此，避免出现在驱动过程中，两侧的移位寄存器组只有一组工作，而另一组待另一组完成后再工作的情况，实现了视觉上的均一性。
驱动电路方法显示装置

[发明专利]一种阵列基板及显示装置-CN201710513018.5在审
发明人：吴晓晓;陈国照 -专利权人：厦门天马微电子有限公司
申请日： 2017-06-29 - 公布日： 2017-09-01 - 主分类号： G09G3/20 文献下载
摘要：所述阵列基板中每级第一移位寄存器单元和每级第二移位寄存器单元分别电连接一条扫描线，同级第一移位寄存器单元电连接的扫描线位于同行或同级第二移位寄存器单元电连接的扫描线位于同行；同级第一移位寄存器单元或同级第二移位寄存器单元的时钟信号输入端输入相同的时钟信号，各第一级第一移位寄存器单元或各第一级第二移位寄存器单元的使能信号输入端输入相同的使能信号。
一种阵列显示装置

[实用新型]一种LED显示屏开路检测系统-CN201920801371.8有效
发明人：刘盛彬;李科举 -专利权人：深圳市富满电子集团股份有限公司
申请日： 2019-05-30 - 公布日： 2020-02-14 - 主分类号： G01R31/66 文献下载
摘要：本实用新型公开了一种LED显示屏开路检测系统，包括LED驱动芯片，LED驱动芯片包括顺次连接的移位寄存器、配置寄存器、行同步计数模块、开路信息存储模块、输出一级锁存模块和输出二级锁存模块，还包括开路检测模块和驱动模块；移位寄存器与配置寄存器连接，将接收的寄存器配置信息传送至配置寄存器；输出二级锁存模块还分别与所述开路检测模块和驱动模块连接，开路检测模块还分别与所述开路信息存储模块和配置寄存器连接，输出一级锁存模块还与所述移位寄存器连接
配置寄存器开路检测模块移位寄存器开路输出信息存储模块驱动模块二级锁一级锁本实用新型寄存器配置计数模块开路检测顺次连接信息传送十字架行同步

[发明专利]适配器寄存器单元及包含其的主机适配器电路-CN202210889131.4有效
发明人：吴劲;曾宪光;胡建国;王德明;丁颜玉;段志奎;秦军瑞 -专利权人：广州智慧城市发展研究院;广州中科曜芯集团有限公司;广州中科集成电路设计有限公司;深圳中科集成电路设计有限公司
申请日： 2022-07-27 - 公布日： 2022-10-28 - 主分类号： G06F9/30 文献下载
摘要：本申请涉及适配器领域，提供一种适配器寄存器单元及包含其的主机适配器电路。所述适配器寄存器单元包括：命令控制寄存器、数据控制寄存器、中断使能寄存器和状态寄存器；命令控制寄存器包括：等待卡中断位和SDIO暂停位；数据控制寄存器包括：数据传输类型位、数据线宽度配置位、读等待使能位、读等待类型位和SDIO使能位；数据传输类型位用于配置数据块传输和数据流传输，数据线宽度配置位用于配置1位、4位和8位数据线传输宽度；中断使能寄存器包括：SDIO卡中断请求使能位；状态寄存器包括：接收到本申请实施例提供的适配器寄存器单元可以简化芯片设计的同时增加适配器的通用性。
适配器寄存器单元包含主机电路

[发明专利]一种芯片及其时间同步方法-CN202310330927.0在审
发明人：闯小明;马学韬;郑瀚寻;杨龚轶凡;李晨 -专利权人：苏州仰思坪半导体有限公司
申请日： 2023-03-30 - 公布日： 2023-06-23 - 主分类号： G06F30/3312 文献下载
摘要：本发明公开一种芯片及其时间同步方法，该芯片包括：成网格状通讯连接的多个时钟模块，每个时钟模块包括彼此连接的多个子时钟；每个子时钟设有寄存器，各寄存器用于从多个时钟模块中，配置其中一个为全局时钟模块，配置剩余为本地时钟模块；全局时钟模块基于外部时钟值更新全局时钟值，并传输至与其连接的各个本地时钟模块；本地时钟模块基于上一级时钟模块传输的时钟值更新自身时钟值，并传输至下一级时钟模块。本申请通过在每个子时钟内设置寄存器，可以动态配置全局时钟模块和本地时钟模块。
一种芯片及其时间同步方法

[发明专利]一种超大规模集成电路门级网表仿真的加速方法-CN201510342090.7有效
发明人：林忱;杜学亮 -专利权人：北京思朗科技有限责任公司
申请日： 2015-06-18 - 公布日： 2018-04-27 - 主分类号： G06F9/455 文献下载
摘要：本发明提出一种超大规模集成电路门级网表仿真的加速方法，步骤为1，对集成电路各个模块的验证程序进行单独设计，筛选有效的寄存器进行配置，形成精简的仿真激励；2，对寄存器进行配置，利用精简的仿真激励，对SOC的RTL级代码进行仿真验证，设置关键寄存器和关键时间点，获取并保存关键寄存器在关键时间点的输出值；3，依据保存的关键寄存器在关键时间点的输出值，筛选出输出值与初始值不同的关键寄存器；4，门级网表仿真运行开始后，在合适的时间点，利用获取的关键寄存器的输出值的对步骤3中筛选的关键寄存器进行赋值，继续进行门级网表仿真工作。本发明可以极大缩短超大规模集成电路门级网表的仿真时间，提高验证效率。
一种超大规模集成电路门级网表仿真加速方法

[发明专利]可实现双向驱动的栅极扫描移位寄存器-CN201210368858.4有效
发明人：张婷婷;黄秀颀;高孝裕;罗红磊 -专利权人：昆山工研院新型平板显示技术中心有限公司
申请日： 2012-09-27 - 公布日： 2013-01-09 - 主分类号： G09G3/20 文献下载
摘要：本发明公开了一种可实现双向驱动的栅极扫描移位寄存器。本发明通过在奇数级移位寄存器单元和偶数级移位寄存器单元之间串接开关TFT，并使奇数级移位寄存器单元和偶数级移位寄存器单元受相反的时钟脉冲信号的控制，使栅极扫描移位寄存器可以实现双向驱动，以适用于根据考虑到视角特性的安装位置而变的各种显示面板另外，在某一级移位寄存器单元出现故障导致无输出或输出不正常时，本发明可以将出现故障的移位寄存器单元的输出切断，而将该行的输入短接到修补线上，由外部提供信号，从而可以使下面的屏幕部分可以正常显示，可以有效降低制造成本
实现双向驱动栅极扫描移位寄存器

[发明专利]执行哈希算法的电路、计算芯片、加密货币矿机和方法-CN202011509432.7在审
发明人：范志军;薛可;许超;杨作兴 -专利权人：深圳比特微电子科技有限公司
申请日： 2020-12-18 - 公布日： 2022-06-21 - 主分类号： G06Q20/06 文献下载
摘要：一种用于执行哈希算法的电路包括：以流水线结构布置的多个运算级，每个包括用于存储当前运算级的扩展数据的第0至第15扩展寄存器；和多个扩展数据运算逻辑模块，每个设置在包括第一运算级和其后的第二运算级的相邻两个运算级之间，并包括用于基于第一运算级的第1扩展寄存器中的扩展数据计算第二运算级的第0扩展寄存器中的扩展数据的第一子模块和用于基于第一运算级的第0扩展寄存器中的扩展数据计算第二运算级的第15扩展寄存器中的扩展数据的第二子模块，其中第二运算级的第(i‑1)扩展寄存器中的扩展数据是第一运算级的第i扩展寄存器中的扩展数据，其中2≤i≤15且i为整数。
执行算法电路计算芯片加密货币方法

[实用新型]执行哈希算法的电路、计算芯片和加密货币矿机-CN202023083500.6有效
发明人：范志军;薛可;许超;杨作兴 -专利权人：深圳比特微电子科技有限公司
申请日： 2020-12-18 - 公布日： 2021-06-18 - 主分类号： G06Q20/06 文献下载
摘要：一种用于执行哈希算法的电路包括：以流水线结构布置的多个运算级，每个包括用于存储当前运算级的扩展数据的第0至第15扩展寄存器；和多个扩展数据运算逻辑模块，每个设置在包括第一运算级和其后的第二运算级的相邻两个运算级之间，并包括用于基于第一运算级的第1扩展寄存器中的扩展数据计算第二运算级的第0扩展寄存器中的扩展数据的第一子模块和用于基于第一运算级的第0扩展寄存器中的扩展数据计算第二运算级的第15扩展寄存器中的扩展数据的第二子模块，其中第二运算级的第(i‑1)扩展寄存器中的扩展数据是第一运算级的第i扩展寄存器中的扩展数据，其中2≤i≤15且i为整数。
执行算法电路计算芯片加密货币

[发明专利]一种垂直移位寄存器及其控制方法、IC芯片和TFT面板-CN201210425085.9有效
发明人：赖青俊;夏军 -专利权人：厦门天马微电子有限公司
申请日： 2012-10-26 - 公布日： 2013-09-04 - 主分类号： G09G3/20 文献下载
摘要：本发明实施例提供一种垂直移位寄存器及其控制方法、IC芯片和TFT面板，垂直移位寄存器可以通过一根控制线与IC芯片连接，垂直移位寄存器第1级移位寄存器单元需要的起始移位信号可以由该控制线直接提供，垂直移位寄存器第2级移位寄存器单元至第N级移位寄存器单元需要的复位信号可以由该控制线经反向器提供，从而减少控制线数量，减少布局布线设计空间的占用，并可以避免将控制线设置在VSR电路的最外侧，有效防止ESD产生。
一种垂直移位寄存器及其控制方法 ic 芯片 tft 面板

[发明专利]同时钟域下寄存器的逻辑解耦方法-CN202011348726.6有效
发明人：赵少峰 -专利权人：安徽省东科半导体有限公司
申请日： 2020-11-26 - 公布日： 2021-07-23 - 主分类号： G06F1/04 文献下载
摘要：本发明实施例涉及一种同时钟域下寄存器的逻辑解耦方法，包括：获取同时钟域下的接入时钟树的全部寄存器信息；对每个寄存器赋予一个不同的簇识别标记；当确定后级的第二寄存器与前级的第一寄存器之间存在时序路径时，将后级的第二寄存器的簇识别标记修改为第一寄存器的簇识别标记；遍历全部寄存器后，将具有相同簇识别标记的寄存器分为一簇，不在同一簇的寄存器之间互为逻辑解耦；根据簇识别标记对预布局进行调整，将同一簇的多个寄存器的物理位置按照设计规则调整在一定区域内，构建成一个子时钟域；对每个子时钟域插入一个或多个子根缓冲器，以将每个子时钟域独立接入时钟树，并通过插入的一个或多个子根缓冲器驱动子时钟域内的各寄存器。
时钟寄存器逻辑方法

[发明专利]一种辐射加固设计的寄存器电路-CN201310008116.5有效
发明人：吴利华;于芳 -专利权人：中国科学院微电子研究所
申请日： 2013-01-09 - 公布日： 2013-05-01 - 主分类号： G11C19/28 文献下载
摘要：本发明公开了一种辐射加固设计的寄存器电路，包括第一级主锁存器、第二级从锁存器、第一反相器和第二反相器。第一级主锁存器有2个数据输入，分别来自寄存器的数据输入di及寄存器的互补数据输入dib；第一级主锁存器有1个时钟输入ck；第一级主锁存器有2个数据输出，分别为锁存数据ql及互补的锁存数据qlb；第二级从锁存器有2个数据输入，分别来自第一级主锁存器的数据输出ql及互补的数据输出qlb；第二级从锁存器有1个时钟输入ck，来自寄存器的互补时钟输入ckn；第二级从锁存器有2个数据输出，分别为寄存器的寄存数据rq及互补的寄存数据利用本发明，增强了该寄存器的抗辐照性能，并且在提高寄存器抗辐照性能的同时，并未带来过多的面积消耗。
一种辐射加固设计寄存器电路

[发明专利]指令处理方法及其装置-CN202210004945.5有效
发明人：郇丹丹;李祖松 -专利权人：北京微核芯科技有限公司
申请日： 2022-01-05 - 公布日： 2022-09-23 - 主分类号： G06F9/30 文献下载
摘要：本申请提出了一种指令处理方法及其装置，涉及计算机技术领域，该方法包括：获取指令寄存器中目标指令20位立即数中的8位立即数，将8位立即数存储至目标指令的空闲逻辑寄存器号域中，将目标指令的空闲逻辑寄存器号域在重命名过程中替换为空闲物理寄存器号域，将8位立即数重新存储至空闲物理寄存器号域，将重新存储后的目标指令传输至运算单元的发射队列中，将重新存储后的目标指令从发射队列发射至功能部件，在发射过程中将8位立即数存储至第一源操作数域。不需要将指令的20位立即数全部加载到立即数域，从而将各个流水级传输的立即数域都降为12位，以减少寄存器的使用，降低处理器的面积，节省成本。
指令处理方法及其装置

[发明专利]一种驱动电路及其驱动方法、显示面板-CN202010339941.3有效
发明人：杨抒臻;阳智勇;黄立为;王开民;刘微;陈小红 -专利权人：京东方科技集团股份有限公司;成都京东方光电科技有限公司
申请日： 2020-04-26 - 公布日： 2021-08-27 - 主分类号： G09G3/3208 文献下载
摘要：驱动电路包括：第一移位寄存器组，包括多级移位寄存器电路，第二级至最后一级的第一栅输入端与上一级的栅输出端连接；第二移位寄存器组，包括多级移位寄存器电路，第二级至最后一级的第二栅输入端与上一级的栅输出端连接；控制模块，包括第一GSTV信号输出端和第二GSTV信号输出端，所述第一GSTV信号输出端与所述第一移位寄存器组中第一级移位寄存器电路的第一栅输入端连接，所述第二GSTV信号输出端与所述第二移位寄存器组中第一级移位寄存器电路的第二栅输入端连接
一种驱动电路及其方法显示面板

[发明专利]栅极驱动电路及其驱动方法、显示装置-CN201810738454.7有效
发明人：蒲巡;毕鑫;吴君辉 -专利权人：京东方科技集团股份有限公司;重庆京东方光电科技有限公司
申请日： 2018-07-06 - 公布日： 2021-01-29 - 主分类号： G09G3/20 文献下载
摘要：本发明提供一种栅极驱动电路，包括多个级联的栅极驱动单元，栅极驱动单元包括移位寄存器，相邻两级栅极驱动单元中，上一级移位寄存器的输出端与下一级移位寄存器的输入端相连；移位寄存器的上拉节点处于有效电位时，移位寄存器的时钟信号端和输出端导通，栅极驱动单元还包括回扫控制模块，与回扫控制端和移位寄存器的输出端相连，用于在回扫控制端接收到有效信号且移位寄存器的输出端输出有效信号时，输出有效信号；连续的m级栅极驱动单元中，最后一级回扫控制模块的输出端与第一级移位寄存器的上拉节点相连
栅极驱动电路及其方法显示装置

首页
«上一页
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
下一页»
尾页
共 100000 条