“位线焊盘”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1342821个，建议您升级VIP下载更多相关专利

[发明专利]PCB板和具有其的移动终端-CN201610508389.X有效
发明人：范艳辉 -专利权人： OPPO广东移动通信有限公司
申请日： 2016-06-28 - 公布日： 2019-02-12 - 主分类号： H05K1/02 文献下载
摘要：本发明公开了一种PCB板和具有其的移动终端，所述PCB板包括板体、焊盘和对位线。焊盘设在板体上，焊盘用于连接元件，对位线设在板体上，对位线设在焊盘的外侧且邻近焊盘设置，对位线的延伸方向与焊盘的至少一部分外轮廓线的延伸方向大体一致。根据本发明的PCB板，通过在PCB板的板体上设置对位线且对位线围绕焊盘的外侧延伸，并使对位线的延伸方向与焊盘的至少一部分外轮廓线的延伸方向大体一致，由此在将元件焊接在PCB板上的焊盘后，可以利用对位线作为参考以准确判断元件的焊接位置是否出现偏差
pcb 具有移动终端

[发明专利]存储装置和制造存储装置的方法-CN202110902059.X在审
发明人：朴珠用;金灿镐;郭判硕;边大锡 -专利权人：三星电子株式会社
申请日： 2021-08-06 - 公布日： 2022-05-27 - 主分类号： H01L27/11548 文献下载
摘要：一种存储装置包括：存储芯片，所述存储芯片包括连接到第一字线和第一位线的存储单元阵列、分别连接到所述第一字线的第一字线接合焊盘以及分别连接到所述第一位线的第一位线接合焊盘；以及外围电路芯片，其中，所述外围电路芯片包括连接到第二字线和第二位线的测试单元阵列、分别连接到所述第一字线接合焊盘的第二字线接合焊盘、分别连接到所述第一位线接合焊盘的第二位线接合焊盘以及外围电路，所述外围电路连接到所述第二字线接合焊盘和所述第二字线，或所述第二位线接合焊盘和所述第二位线
存储装置制造方法

[发明专利]半导体器件及使用金属镶嵌工艺制造半导体器件的方法-CN200310101393.7无效
发明人：李昌宪;郑文谟 -专利权人：三星电子株式会社
申请日： 2003-10-17 - 公布日： 2004-05-19 - 主分类号： H01L21/768 文献下载
摘要：根据本发明的一个实施例的半导体器件的制造方法包括：制备具有第一接触焊盘和第二接触焊盘的半导体衬底；在衬底上形成第一绝缘膜；蚀刻第一绝缘膜形成接触和槽形位线图形，露出第一接触焊盘和第二接触焊盘；同时分别在接触和位线图形中形成接触栓塞和位线，接触栓塞和位线具有共平面的上表面；以及形成连接到第一接触焊盘的电容器的下电极。
半导体器件使用金属镶嵌工艺制造方法

[发明专利]半导体存储器件-CN202210649266.3在审
发明人：金恩靓;金铉用;李相昊;安容奭;崔宰福 -专利权人：三星电子株式会社
申请日： 2022-06-09 - 公布日： 2022-12-23 - 主分类号： H01L27/108 文献下载
摘要：提供了一种半导体存储器件，该半导体存储器件包括：器件隔离图案，在基板中并限定彼此间隔开的第一有源部分和第二有源部分，其中第一有源部分的中心邻近第二有源部分的端部；跨越第一有源部分的中心的位线；在位线和第一有源部分之间的位线接触；以及在第二有源部分的该端部上的第一存储节点焊盘。第一存储节点焊盘包括第一焊盘侧壁和第二焊盘侧壁。第一焊盘侧壁邻近位线接触。第二焊盘侧壁与第一焊盘侧壁相反。当在平面图中观看时，第二焊盘侧壁在远离位线接触的方向上是凸起的。
半导体存储器件

[发明专利]具有低K间隔件的半导体器件及其制造方法-CN202210780960.9在审
发明人：黄世罗 -专利权人：爱思开海力士有限公司
申请日： 2022-07-04 - 公布日： 2023-04-07 - 主分类号： H10B12/00 文献下载
摘要：半导体器件包括：位线结构和储存接触件，该位线结构和储存接触件在衬底之上彼此间隔开；位线间隔件，该位线间隔件形成在位线结构的侧壁上；连接焊盘，该连接焊盘形成在储存接触件之上；含硼覆盖层，该含硼覆盖层设置在位线结构与连接焊盘之间；含硼刻蚀停止层，该含硼刻蚀停止层在含硼覆盖层之上；以及电容器，该电容器包括储存节点，该电容器通过穿过含硼刻蚀停止层而耦接到连接焊盘。
具有间隔半导体器件及其制造方法

[发明专利]半导体存储器件和采用镶嵌位线工艺制造该器件的方法-CN03147477.2无效
发明人：宋斗宪 -专利权人：三星电子株式会社
申请日： 2003-07-14 - 公布日： 2004-02-25 - 主分类号： H01L27/10 文献下载
摘要：一种半导体存储器件，包括具有栅极和和在栅极两侧的接触焊盘的硅衬底；形成在衬底上的层间绝缘层，包括露出相应接触焊盘的存储结接触和位线接触，和包括凹槽形位线图形；形成在存储结接触中的存储结接触栓；和与位线图形一起形成的镶嵌位线，其通过位线接触与露出的相应接触焊盘连接。
半导体存储器件采用镶嵌工艺制造方法

[发明专利]包括横向移位的位线焊盘的存储器裸片和逻辑裸片的接合组件及其形成方法-CN202280016014.5在审
发明人：外山史晃;金吉妍 -专利权人：桑迪士克科技有限责任公司
申请日： 2022-01-21 - 公布日： 2023-10-10 - 主分类号： H01L23/00 文献下载
摘要：存储器裸片包括存储器阵列、多条位线和存储器侧位线连接焊盘。逻辑裸片包括位于读出放大器区域中的读出放大器以及位于读出放大器区域内并且接合到存储器侧位线连接焊盘中的相应一个存储器侧位线连接焊盘的逻辑侧位线连接焊盘。读出放大器区域在平面图中与多条位线的相应第一子集具有面积重叠，而多条位线的第二子集在平面图中与读出放大器区域不具有面积重叠。
包括横向移位位线焊盘存储器逻辑接合组件及其形成方法

[发明专利]半导体装置-CN202111208245.X在审
发明人：金恩娥;金根楠;李基硕;崔祐荣;韩成熙 -专利权人：三星电子株式会社
申请日： 2021-10-18 - 公布日： 2022-05-06 - 主分类号： H01L27/108 文献下载
摘要：一种半导体装置包括：衬底，其包括有源区域；在衬底上并排延伸的第一位线结构和第二位线结构；存储节点接触件，其在第一位线结构与第二位线结构之间电连接到有源区域；下着陆焊盘，其位于第一位线结构与第二位线结构之间并且位于存储节点接触件上；上着陆焊盘，其与第一位线结构接触并且电连接到下着陆焊盘；以及封盖绝缘层。与第一位线结构接触的上着陆焊盘的下表面包括水平分离距离从相邻的封盖绝缘层起在朝向衬底的方向上增大的部分，并且与下着陆焊盘接触的封盖绝缘层的下表面包括水平分离距离从相邻的上着陆焊盘起在朝向衬底的方向上增大的部分
半导体装置

[发明专利]半导体器件及半导体器件的布图方法-CN200910224510.6有效
发明人：郭判硕;李斗烈 -专利权人：三星电子株式会社
申请日： 2009-11-17 - 公布日： 2010-06-16 - 主分类号： H01L27/115 文献下载
摘要：所提供的半导体器件包括：多个位线图案；多个焊盘图案，分别连接到多个位线图案；以及至少一个接触，形成在多个焊盘图案的每一个上，其中多个焊盘图案的节距大于多个位线图案的节距。位线图案可以采用双图案化技术(DPT)形成。
半导体器件方法

[发明专利]用于制造具有在位线方向延伸的接触体的半导体器件的方法-CN200310120429.6无效
发明人：朴昌敏;李重泫;赵汉九;朴俊洙 -专利权人：三星电子株式会社
申请日： 2003-12-10 - 公布日： 2004-06-23 - 主分类号： H01L21/8242 文献下载
摘要：提供制造具有接触体的半导体器件的方法，接触体在位线方向延伸，以增加接触体和存储电极之间的接触面积。在一个方面，方法包括在半导体衬底上形成栅极线，形成覆盖栅极线的第一绝缘层，形成第一接触焊盘和第二接触焊盘，通过贯穿第一绝缘层电连接到栅极线之间的半导体衬底。而且，形成覆盖第一接触焊盘和第二接触焊盘的第二绝缘层，形成跨越栅极线的位线并通过贯穿第二绝缘层电连接到第二接触焊盘。此外，形成覆盖位线的第三绝缘层，并有选择地刻蚀，以形成与位线交叉并露出第一接触焊盘的带型开口。
用于制造具有在位方向延伸接触半导体器件方法

[发明专利]自对准内埋接触对及其形成方法-CN200410032182.7有效
发明人：尹喆柱;赵昶贤;郑泰荣 -专利权人：三星电子株式会社
申请日： 2004-04-01 - 公布日： 2005-03-09 - 主分类号： H01L21/768 文献下载
摘要：一种自对准内埋接触(BC)对，包括：衬底，具有多个扩散区；氧化物层，露出形成在衬底上的扩散区对；位线，相邻的扩散区之间，并且位于氧化物层上，位线的每一个具有形成在其侧壁上的位线侧壁隔片；第一层间介质(ILD)层，在位线和氧化物层上形成；BC焊盘对，形成在相邻的位线之间并且在第一ILD层中，BC焊盘对的每一个与露出的衬底中的一个扩散区对准；以及一对电容器，BC焊盘对的每个具有形成在其上的一个电容器对，其中一对位线侧壁隔片与BC焊盘的每一个相邻并且位线侧壁隔片对具有对称形状。
对准接触及其形成方法

[发明专利]半导体器件及其制造方法-CN201910911522.X在审
发明人：朴玄睦 -专利权人：三星电子株式会社
申请日： 2019-09-25 - 公布日： 2020-04-07 - 主分类号： H01L27/11519 文献下载
摘要：第一基板结构包括：基底基板；在基底基板上的电路元件；在电路元件上的第一基板；在第一基板上并电连接到电路元件的第一存储单元；在第一存储单元上并连接到第一存储单元的第一位线；和在第一位线上以分别连接到第一位线的第一接合焊盘第二基板结构包括：第二基板；在第二基板上的第二存储单元；在第二存储单元上并连接到第二存储单元的第二位线；和在第二位线上以分别连接到第二位线的第二接合焊盘。第一和第二基板结构通过将第一接合焊盘接合到第二接合焊盘而彼此连接，第一和第二接合焊盘垂直地在第一位线与第二位线之间，第一基板或第二基板不垂直地设置在第一位线与第二位线之间。
半导体器件及其制造方法

[发明专利]一种着陆焊盘和DRAM的形成方法-CN202011434677.8在审
发明人：姜东勋;李俊杰;周娜;杨涛;李俊峰;王文武 -专利权人：中国科学院微电子研究所;真芯(北京)半导体有限责任公司
申请日： 2020-12-10 - 公布日： 2022-06-14 - 主分类号： H01L21/60 文献下载
摘要：本发明涉及一种着陆焊盘和DRAM的形成方法，属于半导体技术领域，解决现有连接SN与SNC的着陆焊盘形成工艺复杂、消耗时间长、成本高的问题。该形成方法包括：提供半导体衬底，其上形成有位线结构和存储节点接触部；在位线结构上方顺序形成阻挡金属层、着陆焊盘层、底部掩模层和焊盘图案掩模层；通过蚀刻工艺将焊盘图案掩模层形成为焊盘图案掩模，包括多个第一凸起和任意两个相邻第一凸起之间的第一开口，多个第一凸起与待形成的着陆焊盘相对应；在多个第一开口中继续向下蚀刻底部掩模层、着陆焊盘层和阻挡金属层以暴露位线结构的顶面；去除剩余的多个第一凸起和底部掩模层以形成着陆焊盘。通过省略多个工艺步骤简化着陆焊盘形成工艺。
一种着陆 dram 形成方法

[发明专利]半导体结构及其形成方法-CN202310517496.9有效
发明人：黄猛 -专利权人：长鑫存储技术有限公司
申请日： 2023-05-10 - 公布日： 2023-10-24 - 主分类号： H10B12/00 文献下载
摘要：本公开实施例提供一种半导体结构及其形成方法，半导体结构包括：中间器件层，中间器件层具有第一面和第二面，第一面具有第一焊盘，第二面具有第二焊盘，中间器件层包括存储单元阵列，第一焊盘与存储单元阵列的字线电连接，第二焊盘与存储单元阵列的位线电连接；第一器件层位于第一面上，且第一器件层的表面具有第三焊盘，第三焊盘与相应的第一焊盘电连接，第一器件层包括字线驱动器，第三焊盘与字线驱动器电连接；第二器件层位于第二面上，且第二器件层的表面具有第四焊盘，第四焊盘与相应的第二焊盘电连接，第二器件层包括位线感测放大器，第四焊盘与位线感测放大器电连接。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202110853181.2在审
发明人：李冉;段蕾蕾;金星;程明 -专利权人：长鑫存储技术有限公司
申请日： 2021-07-27 - 公布日： 2023-02-07 - 主分类号： H10B12/00 文献下载
摘要：本申请实施例提供一种半导体结构及其形成方法，其中，方法包括：提供基底结构，所述基底结构至少包括位线结构及形成于所述位线结构周围、且覆盖部分所述位线结构的多个着陆焊盘；其中，相邻两个着陆焊盘之间具有空隙；在所述着陆焊盘的顶表面上以及所述空隙中，形成电容结构。
半导体结构及其形成方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条