“乘法器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果22281个，建议您升级VIP下载更多相关专利

[发明专利]一种模(2ⁿ-3)乘法器-CN201110236592.3有效
发明人：李磊;周婉婷;刘辉华 -专利权人：电子科技大学
申请日： 2011-08-17 - 公布日： 2011-11-23 - 主分类号： G06F7/52 文献下载
摘要：本发明属于计算机和集成电路领域，公开了一种模(2ⁿ-3)乘法器。具体包括：n位二进制乘法器(1)，n位CSA压缩器阵列(2)，带进位输入的n位二进制加法器(3)，2位加法器(4)，第一n位二进制加法器(5)和第二n位二进制加法器(6)。本发明的模(2ⁿ-3)乘法器采用二进制乘法的结果作为运算数P再处理，从而把传统模(2ⁿ-3)乘法器的多次修正改为一次修正，大大减少了模(2ⁿ-3)乘法器的耗费资源，并提高了其运算速度。
一种 sup 乘法器

[实用新型]滤波器的设计结构-CN202221917902.8有效
发明人：阚鑫 -专利权人：北京爱芯科技有限公司
申请日： 2022-07-22 - 公布日： 2022-12-23 - 主分类号： H03H17/02 文献下载
摘要：其中，该滤波器的设计结构，包括：N+1个乘法器和N个移位加法单元，移位加法单元包括串联连接的移位器和加法器；其中，N+1个乘法器依次串联连接，N个移位加法单元依次串联连接，第1个乘法器的输入端为滤波器的信号输入端，第N个加法器的输出端为滤波器的信号输出端；第1个乘法器与第1个移位加法单元中的移位器连接，第N+1个乘法器与第N个移位加法单元中的加法器连接，其中，N为正整数。采用上述方案的本实用新型可以减少乘法器的数量，减少滤波器的面积，改善滤波器的时序。
滤波器设计结构

[发明专利]一种神经元加速处理方法、装置、设备及可读存储介质-CN202110189202.5有效
发明人：徐天赐;景璐 -专利权人：山东英信计算机技术有限公司
申请日： 2021-02-19 - 公布日： 2023-04-07 - 主分类号： G06N3/0464 文献下载
摘要：本发明公开了一种神经元加速处理方法，该方法获取到两组N位的特征图数据以及对应的权重后，使用一个4N位乘法器实现两个N位低比特量化数据的乘法计算，避免了专用低比特乘法器的设计与使用，降低了实现成本；同时，该方法中中使用一个4N位乘法器实现两个N位低比特量化数据的乘法计算，这样调用一个乘法器的时间可以同时完成两个乘法运算，可以有效提升计算速度，实现神经元的加速处理；而且低比特数据与整型数据可复用同一组乘法器以实现同一个加速器的可变数据精度计算，提升了高位乘法器的适用场景，避免乘法器专用的局限性。
一种神经元加速处理方法装置设备可读存储介质

[发明专利]支持复数运算和子字并行的64位定浮点乘法器-CN201010162368.X有效
发明人：王东琳;张志伟;尹志刚;林啸;谢少林;闫寒;薛晓军 -专利权人：中国科学院自动化研究所
申请日： 2010-04-28 - 公布日： 2010-09-22 - 主分类号： G06F7/57 文献下载
摘要：本发明公开了一种支持复数运算和子字并行的64位定浮点乘法器，该乘法器由四个32位乘法器组合而成，其中每个32位乘法器均包含一个作为输出的“进位”串和一个作为输出的“和”串，四个32位乘法器共包含四个“进位”串和四个“和”串，该四个“进位”串和该四个“和”串通过一个8-2压缩器进行压缩，得到一个新的“进位”串和一个新的“和”串，然后求和作为该乘法器的输出。
支持复数运算并行 64 浮点乘法器

[发明专利]基于基2⁴算法的多路FFT处理器中乘法器的复用方法-CN201010257622.4有效
发明人：周晓方;汪文义;王琳凯 -专利权人：复旦大学
申请日： 2010-08-19 - 公布日： 2011-01-05 - 主分类号： G06F9/302 文献下载
摘要：本发明属于数字信号处理集成电路设计技术领域，具体为基于基24算法的多路FFT处理器中乘法器的复用方法。本发明提出了一种改进的基24频域抽取FFT算法，减少FFT处理器设计中通用乘法器的数目，并且使基于此算法设计的单路FFT处理器中蝶形运算的常复系数乘法器利用率低于50％，从而提出多路FFT处理器中常复系数乘法器的复用方法及相应的本发明实现不同路中常复系数乘法器的复用，减少了FFT处理器的乘法器数目，同时维持吞吐率不变。
基于 sup 算法 fft 处理器乘法器方法

[发明专利]乘法器－累加器块模式划分-CN200410005849.4有效
发明人：莱昂·郑;马丁·兰厄姆尔;史蒂文·佩里;保罗·梅茨根;格埋戈里·斯达尔;威廉·黄;库马罗·塔玛林盖姆 -专利权人：阿尔特拉公司
申请日： 2004-02-20 - 公布日： 2005-08-24 - 主分类号： G06F7/52 文献下载
摘要：可以同时地执行不同的操作模式，借此，所述MAC块中的乘法器及其他DSP电路可以被指定为不同的操作模式。举例来说，一个乘法器可被用于执行一种乘法模式，而同时另外两个乘法器可被用于执行对两个乘法器求和的模式。
乘法器累加器模式划分

[发明专利]乘法器、数据处理方法及芯片-CN201910945757.0有效
发明人：不公告发明人 -专利权人：上海寒武纪信息科技有限公司
申请日： 2019-09-30 - 公布日： 2021-11-30 - 主分类号： G06F7/523 文献下载
摘要：本申请提供一种乘法器、数据处理方法及芯片，所述乘法器包括：修正布斯编码电路、修正华莱士树电路以及修正累加电路，所述修正布斯编码电路的输出端与所述修正华莱士树电路的输入端连接，所述修正华莱士树电路的输出端与所述修正累加电路的输入端连接，该乘法器可以对多种不同位宽的数据进行乘法运算，提高了乘法器的通用性。
乘法器数据处理方法芯片

[发明专利]具有检错纠错及错误定位功能的有限域乘法器的实现方法-CN201010563733.8无效
发明人：郑志明;邱望洁;王文华;张筱;高莹;王钊;李洪革;唐绍婷 -专利权人：北京航空航天大学
申请日： 2010-11-29 - 公布日： 2011-05-25 - 主分类号： G06F7/72 文献下载
摘要：本发明提供了一种具有检错纠错及错误定位功能的有限域乘法器的实现方法。该乘法器包括错误定位单元、基于冗余基的纠错单元、有限域乘法单元、基于范数的检错单元；该有限域乘法器具有检错、纠错和错误定位功能。利用本发明方法生成的有限域乘法器具有错误定位功能，便于处理硬件故障；具有纠错功能，可以有效抵御敌手的故障攻击。
具有检错纠错错误定位功能有限乘法器实现方法

[发明专利]存储器内处理器件及测试存储器内处理器件的方法-CN202010889096.7在审
发明人：李桢埈 -专利权人：爱思开海力士有限公司
申请日： 2020-08-28 - 公布日： 2021-05-04 - 主分类号： G06F7/544 文献下载
摘要：存储器内处理(PIM)器件包括乘法/累加(MAC)运算器。MAC运算器包括相乘块和相加块。相乘块包括第一乘法器和第二乘法器。第一乘法器对第一数据的第一半数据和第二数据的第一半数据执行第一相乘计算。第二乘法器对第一数据的第二半数据和第二数据的第二半数据执行第二相乘计算。相加块对从第一乘法器输出的第一乘法结果数据和从第二乘法器输出的第二乘法结果数据执行相加计算。
存储器处理器件测试方法

[发明专利]多乘法阵列-CN202310226753.3在审
发明人：尼古拉斯·安德鲁·普菲斯特;戴维·雷蒙德·卢茨;哈沙·瓦尔萨拉朱 -专利权人： ARM有限公司
申请日： 2023-03-10 - 公布日： 2023-09-19 - 主分类号： G06F7/523 文献下载
摘要：AxB乘法器阵列具有由第一时钟信号计时的一组逻辑门，其中A和B两者均为整数。与该AxB乘法器阵列分开的CxD乘法器阵列具有由第二时钟信号计时的第二组逻辑门，其中C和D两者均为整数。加法电路在由该AxB乘法器阵列产生的第一至少部分乘积与由该CxD乘法器阵列产生的第二至少部分乘积之间执行加法运算。
乘法阵列

[发明专利]对数型A/D转换器、对数型A/D转换方法、对数型D/A转换器、对数型D/A转换方法、以及物理测量系统-CN01800212.9无效
发明人：八壁正巳 -专利权人：住友金属工业株式会社
申请日： 2001-02-13 - 公布日： 2002-08-07 - 主分类号： H03M1/66 文献下载
摘要：用模拟乘法器(11)把基准参考电压Vref0n次方,得到参考电压Vref1。用模拟乘法器(12)、(13)使Vref1逐次n次方,得到Vref2、Vref3。用开关组(38)控制Vref0～Vref3,与传感器电路(2)的输入电压Vin同时输入到模拟乘法器(14)。用比较器(15)把模拟乘法器(14)的相乘结果Vx和传感器电路(2)的输出电压Vout逐次进行比较,得到数字输出值。模拟乘法器(14)要适当设定。
对数转换器转换方法以及物理测量系统

[发明专利]一个双层蝶形吸引子混沌发生器及电路-CN201410006595.1在审
发明人：仓诗建;王忠林;唐航 -专利权人：滨州学院;仓诗建;王忠林
申请日： 2014-01-07 - 公布日： 2014-03-26 - 主分类号： H04L9/00 文献下载
摘要：本发明提供一个双层蝶形吸引子混沌发生器及电路，利用运算放大器U1、运算放大器U2及电阻和电容构成反相加法器和反相积分器，利用乘法器U3和乘法器U4实现乘法运算，利用函数信号发生器U5产生正弦信号，所述运算放大器U1和运算放大器U2采用LF347D，所述乘法器U3和乘法器U4采用AD633JN，所述函数信号发生器采用YB1638，所述运算放大器U1连接乘法器U3和乘法器U4，所述运算放大器U2连接乘法器U4，所述乘法器U3连接运算放大器U1，所述乘法器U4连接运算放大器U2，所述函数信号发生器U5连接运算放大器U1，本发明的有益效果是：提出了一个具有双层蝶形吸引子的混沌系统，并用模拟电路进行了实验证明，为混沌系统应用于工程实践提供了一种新的选择
一个双层蝶形吸引混沌发生器电路

[发明专利]图像处理装置以及图像处理程序-CN200680056399.9有效
发明人：高桥利至;堀淳志;藤田结佳;平松晃一;川浦健央 -专利权人：三菱电机株式会社
申请日： 2006-11-16 - 公布日： 2009-09-16 - 主分类号： G09G5/24 文献下载
摘要：本发明提供一种图像处理装置以及图像处理程序，设置有：乘法器(1)，对像素信号P(x)乘上0以上1以下的权重系数α0；延迟元件(2)，使利用乘法器(1)乘上权重系数α0前的像素信号P(x)延迟一个像素数；以及乘法器(3)，对利用延迟元件(2)延迟的像素信号P(x-1)乘上与权重系数α0的总和大于1并且总和小于上限值αmax的0以上1以下的权重系数α1，加法器(4)对乘法器(1)的乘法结果α0·P(x)与乘法器(3)的乘法结果α1·P(x-1)进行加法运算，限幅器(5)将加法器(4)的加法结果P’(x)限制于最大浓度值Pmax的范围内。
图像处理装置以及程序

[发明专利]用于节能数据处理的系统和方法-CN201910949437.2在审
发明人： M·A·洛弗尔;R·M·马奇塞尔;D·W·卢米斯三世 -专利权人：马克西姆综合产品公司
申请日： 2019-10-08 - 公布日： 2020-04-10 - 主分类号： G06F7/544 文献下载
摘要：包含内联乘法器和加法器的节能定序器使包含匹配值的读取源在使用乘法器之前输出使能信号以启用数据项，所述乘法器用于将数据项与权重相乘以获得乘积以用于硬件中矩阵乘法。第二使能信号使输出被写入到数据项。
用于节能数据处理系统方法

[发明专利]低输出电流峰均比的CRM Flyback LED驱动器-CN201410056250.7有效
发明人：姚凯;毕晓鹏;吕建国;付晓勇;孟庆赛 -专利权人：南京理工大学
申请日： 2014-02-19 - 公布日： 2014-05-21 - 主分类号： H05B37/02 文献下载
摘要：本发明公开了一种低输出电流峰均比的CRM Flyback LED驱动器，包括主功率电路和锯齿波比较及开关管驱动电路、输入电压前馈电路、第一乘法器、第二乘法器和输出电流反馈电路，所述输入电压前馈电路如下：第一分压跟随电路的输出端分别与加法电路和减法电路的一个输入端连接；第二分压峰值取样电路的输出端与减法电路的另一个输入端连接；第三分压放大电路的输出端分别与加法电路的另一输入端和第一乘法器的第三输入端连接；加法电路的输出端与第一乘法器的第二输入端连接，减法电路的输出端与第一乘法器的第一输入端连接，第一乘法器的输出端与第二乘法器的第一输入端连接，第二乘法器输出端接入锯齿波比较及开关管驱动电路的输入端。
输出电流 crm flyback led 驱动器