“乘法器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果22281个，建议您升级VIP下载更多相关专利

[发明专利]一种异步迭代的多位整型乘法器及其计算方法-CN201010204727.3无效
发明人：刘怡俊 -专利权人：广东工业大学
申请日： 2010-06-18 - 公布日： 2010-10-20 - 主分类号： G06F7/523 文献下载
摘要：本发明属于64位计算机乘法器领域。特别涉及一种异步迭代的64位整型乘法器一种异步迭代的多位整型乘法器及其计算方法。本发明电路包括一个用于存放被乘数的寄存器R1，一个用于存放乘数和中间计算值的移位寄存器R2，一个用于进行迭代加法的加法器A1，移位寄存器R2在移位信号R2_CLK的作用下向右移动移位；寄存器R1和R2都与初始化信号Req连接；还包括一个用于检测乘数高位零的个数，从而动态改变迭代乘法器累加次数的加法循环次数控制器，所述加法循环次数控制器通过移位信号R2_CLK与移位寄存器R2连接。本发明采用循环次数控制器检测高位零的个数，动态改变迭代乘法器累加的次数，加快乘法器的速度，使得该乘法器可以节省大量的运算时间。
一种异步整型乘法器及其计算方法

[实用新型]一种超宽频响移频反馈控制器-CN200720057327.8无效
发明人：刘建洪;冯卫华 -专利权人：刘建洪;冯卫华
申请日： 2007-09-21 - 公布日： 2008-09-10 - 主分类号： H04R3/02 文献下载
摘要：本实用新型涉及一种超宽频响移频反馈控制器，包括信号放大器(1)、移相电路(2)、移相甚低频振荡器(3)和两个乘法器(I，II)；其特征是：还包括减法器(4)，移相甚低频振荡器(3)设有两个信号输出端sin(at)、cos(at)，分别连接乘法器(II)的输入端X1、乘法器(I)的输入端X1；移相电路(2)设有两个信号输出端sin(bt)、cos(bt)，分别连接乘法器(I)的输入端Y1、乘法器(II)的输入端Y1，或者分别连接乘法器(II)的输入端Y1、乘法器(I)的输入端Y1。
一种宽频响移频反馈控制器

[发明专利]递归正弦波合成器的高吞吐量并行架构-CN202010978470.0在审
发明人： A·巴尔;R·辛格 -专利权人：意法半导体国际有限公司
申请日： 2020-09-17 - 公布日： 2021-03-19 - 主分类号： G06F7/544 文献下载
摘要：第一乘法器将第一输入与第一系数相乘，并且第一加法器将第二输入与第一乘法器的输出求和以生成第一输出。第二乘法器将第三输入与第二系数相乘，第三乘法器将第四输入与第三系数相乘，并且第二加法器将第二和第三乘法器的输出求和以生成第二输出。从第一输出导出第二和第三输入，并且从第二输出导出第一和第四输入。
递归正弦波合成器吞吐量并行架构

[发明专利]数字滤波器-CN202310866883.3在审
发明人：侯卫兵;王安阳;刘柳;宋昆仑 -专利权人：上海力通通信有限公司
申请日： 2023-07-14 - 公布日： 2023-10-10 - 主分类号： H03H17/02 文献下载
摘要：该数字滤波器，由于第N+1个延迟器与第N+2个延迟器的输出端共同连接于一个第一乘法器，数据项输入端的第三输出端与第1个延迟器的输出端共同连接于一个第三乘法器，前N+1个延迟器的输入端外接有第一加法器，每两个相邻的第一加法器的输出端共同连接于一个第二乘法器，如此，数字滤波器需要N/2+2个乘法器，能够节省N/2‑2个乘法器，大大节省了逻辑资源的消耗。
数字滤波器

[发明专利]用于FEC解码器的优化并行输入并行输出GF(2M)乘法器-CN01143595.X无效
发明人：迈克·雷 -专利权人：美国阿尔卡塔尔资源有限合伙公司
申请日： 2001-12-13 - 公布日： 2002-07-24 - 主分类号： H04B10/12 文献下载
摘要：本发明实现了作为乘法器电路的技术优势。乘法器电路乘以GF(213)向量,以实现sigma计算以及Chien搜索。该乘法器得到两个将被相乘的输入,并且仅在一个时钟周期中,输出在(213)向量中产生的乘积。乘法器电路被定制成可以利用OC－48以及OC－192数据工作,并且满足SONET标准T1X1.5/99－218R3以及SDH标准ITU－T.G.707/Y.1322。
用于 fec 解码器优化并行输入输出 gf 乘法器

[发明专利]一种状态可切换的三维三次马匹理疗电路-CN202110854019.2在审
发明人：武同皓 -专利权人：武同皓
申请日： 2021-07-28 - 公布日： 2021-11-02 - 主分类号： A61D1/00 文献下载
摘要：一种状态可切换的三维三次马匹理疗电路，由三个通道组成，第一通道的输出信号反馈到输入端，作为一路输入信号，该信号的前一级输出信号作为第二通道一路输入信号，且连接第二通道中乘法器A2的输入引脚，还连接第三通道中乘法器A4的输入引脚；第二通道的输出信号的前一级输出连接第一通道中乘法器A3的输入端，同时连接第三通道中的乘法器A4的输入端，第三通道的输出信号反馈到输入端，作为一路输入信号，同时连接第二通道中乘法器A2的输入端，该信号输出的前一级信号连接第一通道连接乘法器A3的输入引脚，同时连接第三通道中乘法器A1的输入端，乘法器A4的输出端连接乘法器A1的另一个输入端；本发明专利为可控混沌马匹理疗电路，电路结构十分简单且易实现
一种状态切换三维三次马匹理疗电路

[发明专利]一种FPGA中DSP乘法器的复用算法-CN201710541469.X在审
发明人：谢小东;潘飞 -专利权人：电子科技大学
申请日： 2017-07-05 - 公布日： 2017-12-15 - 主分类号： G06F7/523 文献下载
摘要：本发明提出了一种对FPGA中DSP slice乘法器的复用算法，当要进行乘法运算的因子相较于DSP乘法器的位宽较小时，将要进行运算的乘数按照一定的方式进行拼接，可以在一个时钟周期内使用一个DSP乘法器进行多组乘法运算
一种 fpga dsp 乘法器算法

[发明专利]滤波器电路与信号处理方法-CN202011126262.4在审
发明人：陆志豪 -专利权人：瑞昱半导体股份有限公司
申请日： 2020-10-20 - 公布日： 2022-04-22 - 主分类号： H03H17/00 文献下载
摘要：一种滤波器电路包括复数暂存器、切换电路、复数乘法器与加总电路。各暂存器用以暂存一输入。乘法器耦接至切换电路，该序列重新排序过的输入依序被提供至乘法器，各乘法器分别根据接收到的输入与一系数产生一乘法结果。加总电路耦接至乘法器，用以将乘法结果加总以产生一输出。
滤波器电路信号处理方法

[发明专利]一种基于RRAM的非易失性8位Booth乘法器-CN201910481437.4有效
发明人：黄科杰;曹家骏 -专利权人：浙江大学
申请日： 2019-06-04 - 公布日： 2021-06-08 - 主分类号： G06F7/523 文献下载
摘要：本发明公开了一种基于RRAM的非易失性8位Booth乘法器，该乘法器采用RRAM存储乘数的Booth编码，主要包括部分积产生模块，Wallace加法树和加法链。本发明的一种基于RRAM的非易失性8位Booth乘法器与现有技术相比，在速度，功耗，面积方面都有所改进。本发明的乘法器有以下优点：数据密度更高；功耗少，面积小；读写功耗和漏电功耗少；乘数B的配置信息掉电不会丢失；可靠性高，上电速度快。由于乘法是数据密集型应用中的基本算术操作，所以本发明的乘法器可以被应用到多种类型的计算系统中。
一种基于 rram 非易失性 booth 乘法器

[实用新型]一种逆变器死区反馈补偿装置-CN201520048490.2有效
发明人：张俊敏;田微;陈勉 -专利权人：中南民族大学
申请日： 2015-01-25 - 公布日： 2015-05-13 - 主分类号： H02M7/48 文献下载
摘要：包括基准正弦信号发生器、减法器和依次电连接的电流互感器I、乘法器I、积分电路与乘法器II，所述电流互感器I与电机电连接，所述基准正弦信号发生器与乘法器I和乘法器II电连接，所述减法器的同相输入端与电流互感器II电连接，所述减法器的反相输入端与所述乘法器II的输出端电连接，所述减法器的输出端与逆变器的PWM控制器的驱动端电连接，所述积分电路的放大倍数为2。
一种逆变器死区反馈补偿装置

[发明专利]环绕分量生成装置-CN201380007449.4有效
发明人：中村一启 -专利权人：松下知识产权经营株式会社
申请日： 2013-01-31 - 公布日： 2016-11-30 - 主分类号： H04S5/02 文献下载
摘要：包括：改变音频输入信号的振幅的乘法器(101、102)；从输入信号中减去乘法器(101、102)的输出的减法器；更新乘法器(101、102)的系数的系数更新器(103、104)；由输入信号和乘法器(101、102)的输出信号生成环绕分量的减法器(107、108、109、110)；切换并输出减法器(107、108、109、110)的输出信号的输出切换器(111、112)；以及控制输出切换器(111、112)的输出切换控制器(113、114)，系数更新器根据减法器的输出更新乘法器的系数，输出切换控制器根据由系数更新器更新后的系数，切换输出切换器。
环绕分量生成装置

[其他]用于数字彩色电视接收机中数字色度信号的集成数字增益控制电路-CN86101016无效
发明人：劳伦·克利门斯·弗里伯格;弗里德里克·施密特波特 -专利权人：联邦德国ITT公司
申请日： 1986-02-04 - 公布日： 1986-09-03 - 主分类号： H04N9/68 文献下载
摘要：为以简单装置去增加控制回路中乘法器的增益，使控制范围扩大到能接收仍有价值但非常微弱的复合彩色信号，在乘法器前设置了简单的前置放大器，其乘法系数能在2的幂上转换。乘法系数以下述方式建立以前的置位信号通过代码转换器转换成两个控制信号，利用第一控制信号建立前置乘法器的乘法系数，利用第二个置位或控制信号建立乘法器的乘法系数。
用于数字彩色电视接收机色度信号集成增益控制电路

[发明专利]一种基于电流型CMOS乘法器的逻辑门电路设计方法-CN202210562123.9在审
发明人：刘志强;姚茂群 -专利权人：杭州师范大学
申请日： 2022-05-23 - 公布日： 2022-08-02 - 主分类号： H03K19/20 文献下载
摘要：本发明涉及一种基于电流型CMOS乘法器的逻辑门电路设计方法。本发明设计信号输入处理电路，处理输入电流信号，并产生乘法电路需要的电流信号；设计乘法器，对输入的电流信号做乘法运算，并输出乘法运算后的电流信号；设计幂级数输出处理电路，根据所需要设计的逻辑门，对乘法信号进行处理本发明将电流型CMOS乘法器与逻辑函数的幂级数表达式相结合，在乘法器和逻辑函数幂级数的基础上，利用幂级数表达式的特点来设计所需电路，利用两组跨线性环路进行相减运算构成乘法器，不仅消除了冗余项，同时实现了电流型
一种基于电流 cmos 乘法器逻辑门电路设计方法

[实用新型]一种三维三次四翼混沌电路-CN201721770290.3有效
发明人：章培军;王震;汪向君;柯静;李可;刘倩茹;周敏 -专利权人：西京学院
申请日： 2017-12-18 - 公布日： 2018-06-26 - 主分类号： H04L9/00 文献下载
摘要：一种三维三次四翼混沌电路，第一通道的输出信号反馈到第一通道输入端，同时连接第三通道中乘法器A5的输入引脚，该输出信号的前一级信号连接第二通道中乘法器A1的两个输入引脚，同时连接第二通道乘法器A2的输入引脚，也连接第二通道中乘法器A4的输入引脚；第二通道的输出信号反馈到第二通道的输入端，该信号的前一级输出信号作为第一通道的一路输入信号，同时连接第一通道中乘法器A3的输入引脚，还连接第三通道中乘法器A5的输入引脚；第三通道的输出信号反馈到第三通道的输入端，该信号还连接第一通道中乘法器A3的输入引脚，也连接第二通道中乘法器A4的输入引脚；本实用新型具有适用于非线性混沌电路的演示的优点。
输入引脚乘法器输出信号反馈输入端混沌电路输出信号前一级四翼三维非线性混沌电路本实用新型信号连接演示

[实用新型]板状天线下行共用波束形成装置-CN200920231106.7无效
发明人：傅海阳;孔啸;李凡;贾向东;许生 -专利权人：南京邮电大学
申请日： 2009-08-26 - 公布日： 2010-05-19 - 主分类号： H04B7/06 文献下载
摘要：板状天线下行共用波束形成装置可用于TD-SCDMA标准小区广播波束形成，该装置包括串并变换电路(11)、加权系数产生电路(12)、第十一加法器(M11)、用于多个定向波束加权系数虚部Im(w11)、Im(w12)、……Im(w18)求和的第十二加法器(M12)、用于数据基带信号与加权系数的实部和虚部分别相乘的第十三乘法器(M13)、第十四乘法器(M14)、第十五乘法器(M15)和第十六乘法器(M16)、分别用于两路已加权基带信号求和的第十七加法器(M17)和第十八加法器(M18)、用于已加权基带信号正交调制的第十九乘法器(M19)和第一百二十乘法器(M120)、用于正交调制信号合成的第一百二十一加法器
天线下行共用波束形成装置