专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果8个,建议您升级VIP下载更多相关专利
  • [发明专利]存储器和存储器的操作方法-CN202210291539.1在审
  • 李桢埈 - 爱思开海力士有限公司
  • 2022-03-23 - 2023-01-24 - G11C29/42
  • 本公开涉及用于操作存储器的方法和存储器。一种操作存储器的方法,包括:接收第一写入命令和第一写入地址;接收部分被掩蔽的第一写入数据;从单元阵列中的基于第一写入地址而选择的区域读取第一读取数据和第一读取纠错码;基于第一读取纠错码来检测和纠正第一读取数据中的错误以产生经纠错的第一读取数据;通过将第一写入数据的掩蔽部分替换为经纠错的第一读取数据的一部分来生成第一新写入数据;基于第一新写入数据生成第一写入纠错码;以及响应于检测错误,将第一新写入数据和第一写入纠错码写入基于第一写入地址而选择的区域。
  • 存储器操作方法
  • [发明专利]用于执行写入操作的电子器件-CN202110023764.2在审
  • 李桢埈 - 爱思开海力士有限公司
  • 2021-01-08 - 2021-12-07 - G11C7/10
  • 本申请提供一种用于执行写入操作的电子器件。电子器件包括操作控制电路和输入数据发生电路。操作控制电路在写入操作期间基于掩蔽信号和数据来产生检测信号和内部掩蔽信号。输入数据发生电路基于内部掩蔽信号而对输入数据进行转换以产生转换数据。另外,输入数据发生电路基于检测信号来选择转换数据或驱动数据中的任意一个并将其输出为输入数据,该输入数据被输入到数据储存电路。
  • 用于执行写入操作电子器件
  • [发明专利]锁存电路和包括其的半导体存储器件-CN202110035307.5在审
  • 李桢埈 - 爱思开海力士有限公司
  • 2021-01-12 - 2021-12-03 - G11C29/00
  • 本公开提供一种锁存电路和包括其的半导体存储器件。一种锁存电路包括:多个锁存器组,每个锁存器组包括使能锁存器和多个地址锁存器;以及多个锁存宽度调整电路,其分别对应于多个锁存器组,其中,在多个锁存器组的每个中,对应的锁存宽度调整电路设置在对应的锁存器组的使能锁存器和与该使能锁存器相邻的地址锁存器之间,并且在启动操作结束时,根据对应的锁存器组是否被使用来将使能锁存器耦接到相邻的地址锁存器。
  • 电路包括半导体存储器件
  • [发明专利]存储器件及其测试方法-CN202010966528.X在审
  • 李桢埈 - 爱思开海力士有限公司
  • 2020-09-15 - 2021-09-03 - G11C29/42
  • 一种采用片上ECC方案的存储器件包括多个存储体,每个存储体包括正常单元区域和奇偶性单元区域;多个奇偶性生成电路,每个奇偶性生成电路生成要存储在对应存储体中的正常单元区域中的写入数据的奇偶校验位;测试输入电路,通过比较相应存储体的奇偶校验位来生成公共测试比特位,以及通过将写入数据的比特位与公共测试比特位进行比较来生成独立测试比特位;多个写入电路,每个写入电路将写入数据写入到对应存储体中的正常单元区域以及将独立测试比特位写入到对应存储体中的奇偶性单元区域;以及多个测试输出电路,每个测试输出电路将从正常单元区域读取的数据与从对应存储体中的奇偶性单元区域读取的独立测试比特位进行比较。
  • 存储器件及其测试方法
  • [发明专利]存储器内处理器件及测试存储器内处理器件的方法-CN202010889096.7在审
  • 李桢埈 - 爱思开海力士有限公司
  • 2020-08-28 - 2021-05-04 - G06F7/544
  • 本申请提供一种存储器内处理器件及测试存储器内处理器件的方法。存储器内处理(PIM)器件包括乘法/累加(MAC)运算器。MAC运算器包括相乘块和相加块。相乘块包括第一乘法器和第二乘法器。第一乘法器对第一数据的第一半数据和第二数据的第一半数据执行第一相乘计算。第二乘法器对第一数据的第二半数据和第二数据的第二半数据执行第二相乘计算。相加块对从第一乘法器输出的第一乘法结果数据和从第二乘法器输出的第二乘法结果数据执行相加计算。MAC运算器接收具有第一电平的测试模式信号以对相乘块执行测试操作。
  • 存储器处理器件测试方法
  • [发明专利]存储器内处理装置-CN202010890186.8在审
  • 李桢埈;宋清基 - 爱思开海力士有限公司
  • 2020-08-28 - 2021-03-23 - G06F11/10
  • 一种存储器内处理(PIM)装置,包括第一存储区域和乘法/累加(MAC)计算器。第一存储区域被配置成存储第一数据。MAC运算器被配置成在MAC模式下对第一数据和第二数据执行MAC计算。当第一数据中存在错误时,MAC运算器对通过第一数据和第二数据的乘法计算生成的乘法结果数据进行补偿,并且执行经补偿的乘法结果数据的加法计算。
  • 存储器处理装置

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top