“错误校验”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果146972个，建议您升级VIP下载更多相关专利

[发明专利]前向纠错的方法-CN03814540.5有效
发明人：卡尔·克里斯坦森 -专利权人：汤姆森特许公司
申请日： 2003-06-17 - 公布日： 2005-08-31 - 主分类号： H03M13/29 文献下载
摘要：一种纠正数据块(164)中的错误的迭代方法。首先利用从数据块(164)的8B/10B编码/解码中导出的信息识别坏字节。在每个识别的坏字节内，随后利用从数据块(164)中坏字节所处的那一行的奇偶校验编码中导出的信息识别可疑位。然后利用从数据块(164)中可疑位所处的那一列的奇偶校验编码中导出的信息，将每个可疑位分类成确认错误位或未确认错误位。然后纠正确认错误位，重置与确认错误位相对应的奇偶校验位，和清除坏字节。
纠错方法

[发明专利]用于集成电路的互连网络-CN201910406180.6有效
发明人：安德鲁·戴维·图恩;耿光辉;徐政 -专利权人： ARM有限公司
申请日： 2019-05-16 - 公布日： 2022-09-30 - 主分类号： G06F13/14 文献下载
摘要：所述许多端点用于与所述集成电路的相应的节点交换数据；主网络，该主网络用于从源端点向目的地端点路由主净荷；以及冗余网络，该冗余网络用于向所述目的地端点路由冗余净荷，该冗余净荷包括基于所述主净荷的至少一部分计算出的第一校验码，该第一校验码具有比所述主净荷的所述至少一部分更少的位。所述目的地端点包括错误校验电路，该错误校验电路用于执行错误校验操作以基于经由所述主网络接收到的所述主净荷计算第二校验码，并且基于所述第二校验码与经由所述冗余网络接收到的所述第一校验码的比较来验证所述主净荷的完整性
用于集成电路互连网络

[发明专利]一种FPGA的处理器指令调试方法、装置及电子设备-CN201811511247.4在审
发明人：王凯 -专利权人：郑州云海信息技术有限公司
申请日： 2018-12-11 - 公布日： 2019-04-09 - 主分类号： G06F11/36 文献下载
摘要：本发明实施例提供一种FPGA的处理器指令调试方法、装置及电子设备，当侦测到处理器错误时，解析处理器中第一存储器存储的错误信息，所述错误信息携带有错误指令在第二存储器中的出错地址；从第二存储器中，读取存储在对应出错地址的错误数据；根据所述错误数据，生成修正指令；将所述修正指令写入所述第二存储器对应的出错地址；取第二存储器中出错地址对应的校验数据并校验。这样，当指令出现问题时，可以直接通过处理器寄存器信息的观察和了解处理器内部的运转状况，并通过指令修改和校验完成调试，进一步提高了开发效率。
第二存储器出错地址装置及电子设备调试处理器指令错误数据错误信息修正指令校验处理器读取处理器寄存器存储器存储解析处理器错误指令开发效率校验数据运转状况指令修改侦测写入存储指令携带观察

[发明专利]预测错误校正装置、其操作方法和用该装置的存储器系统-CN201910506044.4在审
发明人：林秀晋 -专利权人：爱思开海力士有限公司
申请日： 2019-06-12 - 公布日： 2020-02-18 - 主分类号： G06F11/10 文献下载
摘要：本公开的实施例涉及预测错误校正装置、其操作方法和用该装置的存储器系统。一种存储器系统可以包括：存储器设备，其被配置为执行数据写入、读取和擦除操作中的一个或多个；以及控制器，其被配置为执行错误管理命令并控制存储器设备的操作，其中错误管理命令被配置为确定存储在存储器设备中的数据中很可能导致读取失败的第一数据，确定用于生成预测错误奇偶校验的一个或多个第二数据，并基于所确定的第一和第二数据生成预测错误奇偶校验，并且其中存储器设备在控制器的控制下执行写入操作以存储第一和第二数据的索引以及预测错误奇偶校验。
预测错误校正装置操作方法存储器系统

[发明专利]有局部顺序信息的校验矩阵的保护的数据存取方法及设备-CN202011375928.X在审
发明人：杨宗杰 -专利权人：慧荣科技股份有限公司
申请日： 2020-11-30 - 公布日： 2021-07-02 - 主分类号： G06F3/06 文献下载
摘要：本发明公开了一种使用借助于具有局部顺序信息的奇偶校验矩阵的数据保护的数据存取方法以及设备，诸如记忆装置、存储器控制器、及其解码电路。该数据存取方法可包括：响应于读取请求，开始自预定存储空间接收对应于该读取请求的受保护数据；产生该奇偶校验矩阵；依据码字进行基于该奇偶校验矩阵的症状计算以产生并输出用于该码字的症状；依据该症状进行错误检测以产生并输出解码结果信号，并且依据该症状进行错误位置解码以产生并输出错误位置；进行该码字的错误更正以更正该码字的于该错误位置的错误；以及依据自该受保护数据取得的码字进行另外的处理。
局部顺序信息校验矩阵保护数据存取方法设备

[发明专利]数据存储设备及其操作方法-CN202010518766.4在审
发明人：韩吉博;金敬范;洪志满;申娜拉 -专利权人：爱思开海力士有限公司
申请日： 2020-06-09 - 公布日： 2021-03-30 - 主分类号： G06F3/06 文献下载
摘要：控制器包括地址错误管理部件。地址错误管理部件被配置为基于第一物理地址来生成第一校验器。地址错误管理部件将第一校验器和第一物理地址传输到存储装置。当基于从存储装置传输的地址错误校验信息来在第一物理地址中发生地址错误时，地址错误管理部件被配置为将逻辑地址重新映射在第二物理地址上。
数据存储设备及其操作方法

[发明专利]用于测试错误校正电路的半导体器件和半导体系统-CN202110812506.2在审
发明人：金根国 -专利权人：爱思开海力士有限公司
申请日： 2021-07-19 - 公布日： 2022-10-04 - 主分类号： G11C29/42 文献下载
摘要：本申请公开了用于测试错误校正电路的半导体器件和半导体系统。该半导体器件包括：控制电路，其被配置为：基于用于执行错误校正测试模式的写入控制信号、写入检查命令和读取检查命令来产生输入使能信号、输出使能信号、锁存控制信号和错误校正控制信号；锁存电路，在锁存控制信号被使能的时段期间，其被配置为：通过锁存输入数据、输入奇偶校验和输入掩蔽信号来产生锁存数据、锁存奇偶校验和锁存掩蔽信号，以及被配置为：将经校正的数据重新储存为锁存数据；以及错误校正电路，其被配置为：在错误校正控制信号被使能的时段期间，通过基于锁存数据、锁存奇偶校验和锁存掩蔽信号来校正锁存数据中包括的错误而产生经校正的数据。
用于测试错误校正电路半导体器件半导体系统

[发明专利]知识图谱校验方法、装置、设备、可读介质和程序产品-CN202111250773.1在审
发明人：李罗政;张丹;赵东岩 -专利权人：北京北大方正电子有限公司;北大方正集团有限公司;北京大学
申请日： 2021-10-26 - 公布日： 2023-04-28 - 主分类号： G06F16/36 文献下载
摘要：本申请提供一种知识图谱校验方法、装置、设备、可读介质和程序产品。该方法包括：获取待校验的知识图谱数据；通过规则学习算法，对待检验的知识图谱数据进行规则提取，获取知识图谱数据中规则集合，规则集合中包括多个表示知识图谱数据中实体之间的描述关系；若规则学习算法得到的规则集合中的实体及其描述关系满足阈值，则在规则集合中确定出错误规则；在知识图谱数据中确定错误规则对应的实体数据，并对错误规则对应的实体数据进行修正。本申请的方法，提高了知识图谱校验的准确性，降低了校验过程人力成本的消耗。
知识图谱校验方法装置设备可读介质程序产品

[发明专利]数据校验方法及电路-CN201911363685.5有效
发明人：徐祥俊;魏家明;黄维;周鹏 -专利权人：海光信息技术股份有限公司
申请日： 2019-12-26 - 公布日： 2023-09-22 - 主分类号： G06F11/10 文献下载
摘要：本发明实施例提供一种数据校验方法及电路，属于计算机技术领域。该方法包括：读取数据块和数据块的校验码；根据数据块中每个比特在数据块中的地址，将数据块的每个比特依次映射到n维空间，且每一维度的数据长度k相同，n和k是正整数；根据映射到n维空间的数据块和校验码来校验数据块，以判断数据块中是否存在错误比特；以及当存在错误比特时，输出错误比特在数据块中的地址。
数据校验方法电路

[发明专利]一种对数据进行错误检测的方法、系统和设备-CN200810118817.3无效
发明人：吴航 -专利权人：北京星网锐捷网络技术有限公司
申请日： 2008-08-22 - 公布日： 2009-01-07 - 主分类号： G06F11/10 文献下载
摘要：本发明实施例公开了一种对数据进行错误检测的方法，应用于数据校验领域，用于提高利用错误校验码(ECC)对数据进行错误检测及纠正的结果的准确性，该方法为：读取所述数据以及所述数据对应的至少三个ECC；从所述至少三个ECC中选取满足预设的ECC选取条件的ECC，利用选取的ECC对所述数据进行错误检测。本发明实施例还公开了一种对数据进行错误检测的系统和设备。采用本发明，能够尽量避免使用错误的ECC对数据进行错误检测，进而提高了错误检测及纠正的准确性。
一种数据进行错误检测方法系统设备

[发明专利]解码方法、存储器储存装置与非易失性存储器模块-CN201310406492.X有效
发明人：严绍维;林玉祥;林纬;赖国欣;郑国义 -专利权人：群联电子股份有限公司
申请日： 2013-09-09 - 公布日： 2017-07-28 - 主分类号： G06F11/10 文献下载
摘要：此方法包括；根据一读取电压从可复写式非易失性存储器模块中读取多个比特；对比特执行低密度奇偶校验算法的奇偶校验以取得校验子，其中每一个比特是对应至至少一个校验子；根据校验子判断比特是否具有错误；若比特具有错误，根据每一个比特所对应的校验子来取得每一个比特的校验权重；根据每一个比特的校验权重来取得每一个比特的初始值；以及，根据初始值对这些比特执行低密度奇偶校验算法的第一迭代解码。
解码方法存储器储存装置非易失性存储器模块

[发明专利]用于位错误率监视的系统和方法-CN201210069981.6有效
发明人： T.迪特费尔德;D.哈默施密特 -专利权人：英飞凌科技股份有限公司
申请日： 2012-03-16 - 公布日： 2012-09-19 - 主分类号： B60R21/0136 文献下载
摘要：本发明涉及用于位错误率监视的系统和方法。在实施例中，一种基于具有状态数据的数据块确定是否触发事件的方法包括：通过信道以电子方式接收数据块；对数据块执行数据完整性校验以确定特定数据块是否具有发送故障；基于执行数据完整性校验来计算接收的错误度量；并且如果接收的错误度量越过第一错误阈值，则禁用事件触发。
用于错误率监视系统方法

[发明专利]一种网络策略校验系统及方法-CN202110925006.X在审
发明人：李军;李一凡;贾成君;胡效赫 -专利权人：清华大学
申请日： 2021-08-12 - 公布日： 2021-11-30 - 主分类号： G06F8/35 文献下载
摘要：本发明提供一种网络策略校验系统及方法，其系统包括输入端、网络策略校验单元和输出端；所述输入端，用于输入网络拓扑、网络策略及待验证的约束；所述网络策略校验单元，用于接收所述网络拓扑、网络策略及待验证的约束，并基于获取的网络设备的配置文件输出网络校验结果；所述输出端，用于输出约束满足信息、错误定位信息和错误修复建议。本发明实施例将模块化程序设计引入网络校验，能够降低网络策略校验工具设计时的复杂度，便于进行工作量的切分实现敏捷开发，使网络策略校验工具的调试维护、问题定位简单化。
一种网络策略校验系统方法

[发明专利]利用磁盘阵列奇偶校验的增强错误标识系统和方法-CN200510126726.0有效
发明人：卡尔·E·福汉;罗伯特·E·盖尔布雷斯;阿德里安·C·格哈德 -专利权人：国际商业机器公司
申请日： 2005-11-21 - 公布日： 2006-07-12 - 主分类号： G06F11/00 文献下载
摘要：当诸如RAID－6系统的磁盘阵列中的奇偶校验确定数据和奇偶校验信息不同步时，执行额外的计算以确定该错误是否可以归因于磁盘驱动器上的出错数据或归因于诸如出错的控制器之类的系统问题。特别地，对于所检测到的每个特定错误，分析奇偶校验生成信息以确定是否每个错误涉及一个共同的磁盘索引。如果是这样，则可以纠正该磁盘上的数据；如果不是这样，则实施其它纠正过程。
利用磁盘阵列奇偶校验增强错误标识系统方法

[发明专利]一种基于AWGN子信道优化的极化码译码方法-CN201710983763.6有效
发明人：王一歌;詹小君;李首贤 -专利权人：华南理工大学
申请日： 2017-10-20 - 公布日： 2020-07-28 - 主分类号： H04L1/00 文献下载
摘要：本发明公开了一种基于AWGN子信道优化的极化码译码方法，在极化码传输信道中承载信息位的子信道的错误发生概率分布情况，然后根据传输信息位的子信道的错误概率来分配奇偶校验码进行校验的位置，以达到尽可能减少译码错误的目的
一种基于 awgn 信道优化极化译码方法