“安德鲁·戴维·图恩”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果10个，建议您升级VIP下载更多相关专利

[发明专利]数据处理-CN201711382988.2有效
发明人：耿光辉;安德鲁·戴维·图恩;丹尼尔·萨拉;潘尼德拉·库玛·曼娜瓦;布鲁斯·詹姆斯·梅休森;贾姆希德·贾拉勒 -专利权人： ARM 有限公司
申请日： 2017-12-20 - 公布日： 2023-08-15 - 主分类号： G06F13/38 文献下载
摘要：本公开涉及数据处理。一种数据处理系统包括主节点，用于发起数据传输；一个或多个从节点，用于接收所述数据传输；以及本地节点，用于控制由所述数据处理系统存储的数据之间的相干性；其中从所述主节点到所述一个或多个从节点中的一个的至少一个数据传输绕过所述本地节点。
数据处理

[发明专利]事务处理-CN201780076771.0有效
发明人： 安德鲁·戴维·图恩;丹尼尔·萨拉;耿光辉 -专利权人： ARM有限公司
申请日： 2017-12-13 - 公布日： 2023-06-20 - 主分类号： G06F13/38 文献下载
摘要：事务处理设备包括：事务处理电路，其用于处理针对数据处理事务的事务请求，该事务请求具有相关联的标识符，使得针对具有相同标识符的一组事务请求中的每个事务请求的处理的至少一方面必须按照该组事务的发布顺序来执行；以及检测电路，其用于检测与标识符相关联的指示符的状态，该指示符用于指示该标识符是否与多于一个并发未决事务请求有关。
事务处理

[发明专利]用于集成电路的互连网络-CN201910406180.6有效
发明人： 安德鲁·戴维·图恩;耿光辉;徐政 -专利权人： ARM有限公司
申请日： 2019-05-16 - 公布日： 2022-09-30 - 主分类号： G06F13/14 文献下载
摘要：本公开涉及用于集成电路的互连网络。一种用于在集成电路的多个节点之间提供数据传输的互连网络包括：许多端点，所述许多端点用于与所述集成电路的相应的节点交换数据；主网络，该主网络用于从源端点向目的地端点路由主净荷；以及冗余网络，该冗余网络用于向所述目的地端点路由冗余净荷，该冗余净荷包括基于所述主净荷的至少一部分计算出的第一校验码，该第一校验码具有比所述主净荷的所述至少一部分更少的位。所述目的地端点包括错误校验电路，该错误校验电路用于执行错误校验操作以基于经由所述主网络接收到的所述主净荷计算第二校验码，并且基于所述第二校验码与经由所述冗余网络接收到的所述第一校验码的比较来验证所述主净荷的完整性。
用于集成电路互连网络

[发明专利]缓存一致性控制器及方法-CN201610355195.0有效
发明人：肖恩·詹姆斯·索尔兹伯里;安德鲁·戴维·图恩 -专利权人： ARM有限公司;安谋科技（中国）有限公司
申请日： 2016-05-25 - 公布日： 2022-07-22 - 主分类号： G06F12/0813 文献下载
摘要：本公开涉及缓存一致性。缓存一致性控制器包括：目录，该目录针对由一致缓存结构中可连接的一个或多个缓存存储器或一个或多个缓存存储器的组缓存的存储器地址指示缓存存储器中的哪些缓存存储器正缓存那些存储器地址；以及控制电路，该控制电路被配置为检测与要被访问的存储器地址有关的目录条目，以便在目录条目指示缓存存储器之一正缓存存储器地址的情况下，在缓存存储器中协调另一缓存存储器或一致代理对该存储器地址的访问；控制电路响应于状态数据，该状态数据指示组中的每个缓存存储器当前是否服从缓存一致性控制，以便在检测与要被访问的存储器地址有关的目录条目中考虑组中仅当前服从缓存一致性控制的那些缓存存储器。
缓存一致性控制器方法

[发明专利]缓存一致性-CN201610354192.5有效
发明人： 安德鲁·戴维·图恩;肖恩·詹姆斯·索尔兹伯里 -专利权人： ARM有限公司
申请日： 2016-05-25 - 公布日： 2021-10-29 - 主分类号： G06F12/0817 文献下载
摘要：本公开涉及缓存一致性。缓存一致性控制器包括：针对一致性缓存结构中的两个或更多个缓存存储器的群组所缓存的存储器地址指示正缓存着这些存储器地址的缓存存储器的目录，目录被联合以使得多个存储器地址被映射到不止一个目录条目的联合集合；响应于要被新近缓存的存储器地址并且被配置为检测被映射到存储器地址的一个或多个目录条目是否可用于存储关于正缓存着存储器地址的缓存存储器的指示的控制逻辑；控制逻辑被配置为使得当被映射到该存储器地址的目录条目的集合都被占用时，根据在两个或更多个缓存存储器之间的选择的可能性、基于由目录条目所指示的缓存存储器，选择一个目录条目作为要被覆盖的并且相应的经缓存的信息要被无效的目录条目。
缓存一致性

[发明专利]互连装置和互连的操作方法-CN201610003934.X有效
发明人： 安德鲁·戴维·图恩;皮特·安德鲁·里奥克勒;肖恩·詹姆斯·萨里斯布瑞;丹尼尔·萨拉;乔治·罗伯特·斯科特·劳埃德 -专利权人： ARM有限公司;安谋科技（中国）有限公司
申请日： 2016-01-04 - 公布日： 2020-08-25 - 主分类号： G06F13/40 文献下载
摘要：本公开涉及互连和互连的操作方法。提供了用于将多个主设备与多个从设备连接的互连、以及互连的操作方法。危险管理电路被用于将至重叠地址的交易串行化。此外，门控电路确保在与一个或多个主设备的接口处的有序写入观察(OWO)行为，此门控电路接收写入交易的写入地址传送且执行门控操作以对写入地址传送向从设备的向前传播进行门控，以便确保OWO行为。门控电路在危险管理电路的控制下执行门控操作。因此，对于经受由危险管理电路进行的危险检查的写入交易而言，这移除了实施任何其他处理来特别管理针对那些写入交易的OWO行为的需要。
互连装置操作方法

[发明专利]仲裁和多路复用电路系统-CN201510378313.5有效
发明人：拉凯什·拉曼;安德鲁·戴维·图恩;耿光辉 -专利权人： ARM有限公司;安谋科技（中国）有限公司
申请日： 2015-07-01 - 公布日： 2020-03-06 - 主分类号： G06F13/364 文献下载
摘要：本申请提供了一种仲裁和多路复用电路系统(28)，该仲裁和多路复用电路系统(28)包括具有X个仲裁层级的仲裁树电路系统和具有Y个多路复用层级的多路复用树电路系统。Y个多路复用层级包括第一组多路复用层级，该第一组多路复用层级与仲裁层级中的至少一些仲裁层级并行地操作。第二组多路复用层级与X个仲裁层级串行地操作，以使得第二组多路复用层级在由仲裁树电路系统完成仲裁后并且依据该仲裁完成所需的选择以提供最终输出。
仲裁多路复用电路系统

[发明专利]针对在第一和第二时钟域之间传输的主信号的错误检查-CN201910407032.6在审
发明人：赛拉·萨马尔·马里克;大卫·约瑟夫·哈肯斯;安德鲁·戴维·图恩;耿光辉;朱利安·约瑟·希尔伯格·庞蒂斯 -专利权人： ARM有限公司
申请日： 2019-05-16 - 公布日： 2019-12-03 - 主分类号： G06F11/07 文献下载
摘要：本公开提供了针对在第一和第二时钟域之间传输的主信号的错误检查。一种用于在两个时钟域之间传输信号的装置和方法，其中两个时钟域中的时钟信号的相位和频率中的至少一者未对准。该装置包括：第一时钟域中的第一主接口和第一冗余接口，分别用于接收主信号和第一检查信号；以及第二时钟域中的第二主接口和第二冗余接口，分别用于输出主信号和第二冗余信号。主信号和检查信号隔开预定的时间延迟，并且在第二时钟域中基于主信号生成第二检查信号。在第二时钟域中提供检查电路，以基于两个检查信号执行错误检查过程，以及将第二检查信号提供给第二冗余接口。
检查信号第二时钟域冗余接口错误检查时钟域主接口第一时钟域传输信号检查电路冗余信号时钟信号信号生成未对准隔开传输输出

[发明专利]许可对互连电路内的排序风险检测进行修复的装置和方法-CN201510167266.X有效
发明人：阿瑟·劳顿;安德鲁·戴维·图恩;丹尼尔·萨拉 -专利权人： ARM有限公司;安谋科技（中国）有限公司
申请日： 2015-04-10 - 公布日： 2019-09-13 - 主分类号： G06F13/14 文献下载
摘要：本公开提供了许可对互连电路内的排序风险检测进行修复的装置和方法。片上系统集成电路(2)包括用于在事务源和事务目的地之间传送事务的互连电路(4)。重排序缓冲器(26)用于缓冲并许可对从事务源接收到的访问事务进行重排序。处理电路对从重排序缓冲器获取的给定访问事务并行地执行处理操作。风险检测和修复电路用于检测在处理操作之间出现的排序风险并且如果需要则取消并重复该处理操作。访问事务和重排序缓冲器使得除了已经检测到风险的访问事务之外的访问事务可独立于必须取消并修复该事务而进行，从而降低了与取消和修复相关联的开销。
许可互连电路排序风险检测进行修复装置方法

[发明专利]集成电路会聚互连节点控制-CN201380015740.6有效
发明人：肖恩·詹姆斯·萨里斯布瑞;安德鲁·戴维·图恩 -专利权人： ARM有限公司
申请日： 2013-02-13 - 公布日： 2017-11-14 - 主分类号： G06F13/40 文献下载
摘要：集成电路(2)包括经由互连电路连接的一个或多个事务数据源(4)和一个或多个事务数据目的地(6、8)，其中该互连电路包括多个互连节点(10、12、14、16、18、20、22)。在互连节点内有一个或多个会聚互连节点(14)。会聚互连节点(14)包括用于从会聚互连节点(14)读取当前事务数据项的特征、并且生成将在未来的预定时间被返回到会聚互连节点(14)的未来事务数据项的关联预测数据的预测数据生成电路(24)。该预测数据被存储在预测数据存储电路(26)内，并且在对应于该预测数据的未来事务数据项被返回到会聚互连节点(14)时被预测数据评估电路(28)读取来控制对该未来事务数据项的处理。互连电路可以具有分支网络拓扑结构或基于重新传递环的拓扑结构。
集成电路会聚互连节点控制

1
共 10 条