“硬掩模”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果112806个，建议您升级VIP下载更多相关专利

[发明专利]硬掩模-CN201310571344.3有效
发明人： D·王;孙纪斌;庄芃薇;P·特雷弗纳三世;刘骢 -专利权人：罗门哈斯电子材料有限公司
申请日： 2013-09-23 - 公布日： 2014-03-26 - 主分类号： H01L21/027 文献下载
摘要：提供了适用于旋涂金属硬掩模的包含某些有机金属低聚物的组合物，其中该组合物可以被改变组成以提供具有一系列刻蚀选择性的金属氧化物硬掩模。还提供了使用本发明的组合物沉积金属氧化物硬掩模的方法。
硬掩模

[发明专利]硬掩模-CN201610120335.6有效
发明人： D·王;孙纪斌;庄芃薇;P·特雷弗纳三世;刘骢 -专利权人：罗门哈斯电子材料有限公司
申请日： 2013-09-23 - 公布日： 2019-07-12 - 主分类号： C08F220/18 文献下载
摘要：提供了适用于旋涂金属硬掩模的包含某些有机金属低聚物的组合物，其中该组合物可以被改变组成以提供具有一系列刻蚀选择性的金属氧化物硬掩模。还提供了使用本发明的组合物沉积金属氧化物硬掩模的方法。
硬掩模

[发明专利]半导体器件以及在半导体器件中形成图案的方法-CN200710112493.8无效
发明人：潘槿道;卜喆圭 -专利权人：海力士半导体有限公司
申请日： 2007-06-28 - 公布日： 2008-07-02 - 主分类号： H01L21/027 文献下载
摘要：本发明公开一种用于形成半导体器件的精细图案的方法，包括：形成半导体基板上的第一硬掩模层和所述第一硬掩模层上的第二硬掩模层；利用线/距掩模作为蚀刻掩模而选择性地蚀刻所述第二硬掩模层和所述第一硬掩模层，以形成第二硬掩模层图案和第一硬掩模层图案；形成填充所述第二硬掩模层图案和所述第一硬掩模层图案的绝缘膜；利用所述绝缘膜作为蚀刻掩模而选择性地蚀刻所述第二硬掩模层图案及下面的第一硬掩模层图案，以形成覆盖第三硬掩模层图案的第四硬掩模层图案；移除所述绝缘膜和所述第四硬掩模层图案；利用所述第三硬掩模层图案作为蚀刻掩模将所述半导体基板图案化，以形成精细图案。
半导体器件以及形成图案方法

[发明专利]制造三维半导体器件的方法-CN201810445608.3有效
发明人：权容贤;张大铉 -专利权人：三星电子株式会社
申请日： 2018-05-10 - 公布日： 2023-09-15 - 主分类号： H01L21/822 文献下载
摘要：一种制造三维半导体器件的方法，所述方法包括：在包括图案区和与图案区相邻的缓冲区的下层上堆叠第一硬掩模层和第二硬掩模层，第一硬掩模层和第二硬掩模层分别用于形成第一硬掩模图案和第二硬掩模图案；图案化所述第二硬掩模层以形成所述第二硬掩模图案，所述第二硬掩模图案包括所述图案区上的多个第一掩模孔和所述缓冲区上的至少一个凹部，所述多个第一掩模孔暴露所述第一硬掩模层；以及使用所述第二硬掩模图案作为蚀刻掩模来蚀刻所述第一硬掩模层，以形成所述第一硬掩模图案
制造三维半导体器件方法

[发明专利]在线端部形成自对准顶部通孔-CN202080066459.5在审
发明人： J.阿诺德;A.杜塔;D.梅茨勒;E.A.德西尔瓦 -专利权人：国际商业机器公司
申请日： 2020-08-19 - 公布日： 2022-04-29 - 主分类号： H01L21/00 文献下载
摘要：一种用于制造半导体器件的方法包括：使第一奇数硬掩模和第一偶数硬掩模凹陷，以形成凹陷的奇数和偶数硬掩模；在凹陷的奇数硬掩模上形成第一导电硬掩模，第一导电硬掩模包括第一导电硬掩模材料，在凹陷的偶数硬掩模上形成第二导电硬掩模；以及至少部分地基于第一导电硬掩模和第二导电硬掩模，在对应于第一奇数和偶数导线的线端处形成自对准通孔。
在线形成对准顶部

[发明专利]利用氟化氩曝光光源制造半导体器件的方法-CN200310123524.1无效
发明人：李圣权 -专利权人：海力士半导体有限公司
申请日： 2003-12-24 - 公布日： 2004-07-14 - 主分类号： G03F7/20 文献下载
摘要：一种制造半导体器件的方法，包括下列步骤：于一半导体基板上形成一导电层；依序在该导电层上形成一第一硬掩模层、一第二硬掩模层及一第三硬掩模层；利用氟化氩曝光光源于该第三硬掩模层上形成一光刻胶图案，以便形成一预定的图案；使用该光刻胶图案作为蚀刻掩模对该第三硬掩模层进行蚀刻，形成一第一硬掩模图案；使用该第一硬掩模图案作为蚀刻掩模对该第二硬掩模层进行蚀刻，形成一第二硬掩模图案；移除该第一硬掩模图案；以及使用该第二硬掩模图案作为蚀刻掩模对该第一硬掩模层和导电层进行蚀刻，并形成一具有该导电层以及该第二和第一硬掩模图案的叠层硬掩模图案，借此从该叠层硬掩模图案上移除尖顶形图案。
利用氟化曝光光源制造半导体器件方法

[发明专利]图案化目标层的制备方法-CN201810120144.9有效
发明人：施信益;郑志玮;柯明宗 -专利权人：南亚科技股份有限公司
申请日： 2018-02-07 - 公布日： 2021-09-21 - 主分类号： H01L21/033 文献下载
摘要：本公开提供一种图案化目标层的制备方法，包含在一基板上形成一目标层，以及在该目标层上方形成一多层硬掩模结构。该多层硬掩模结构包含位于该目标层上方的一第一硬掩模层、位于该目标层与该第一硬掩模层之间的一第二硬掩模层、以及位于该目标层与该第二硬掩模层之间的一第三硬掩模层，其中该第二硬掩模层的材料不同于该第一硬掩模层的材料与该第三硬掩模层的材料该多层硬掩模结构作为一硬掩模层以于该目标层上形成一细致图案。根据本公开可维持多层硬掩模结构的硬掩模图案的形状，因而硬掩模图案可精准转移至目标层。
图案目标制备方法

[发明专利]CMOS反相器的栅极的形成方法-CN201310398646.5有效
发明人：张海洋;黄瑞轩 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-09-04 - 公布日： 2017-07-14 - 主分类号： H01L21/8238 文献下载
摘要：一种CMOS反相器的栅极的形成方法，包括提供基底，在基底上形成有栅极材料层；在栅极材料层上形成多条相互平行的硬掩模线，每一条硬掩模线分为多条子硬掩模线和牺牲线，且相邻两条子硬掩模线之间为一条牺牲线，在子硬掩模线中具有碳掺杂，子硬掩模线定义栅极的位置，相邻两条硬掩模线构成一个硬掩模单元，且一条硬掩模线只属于一个硬掩模单元，在每一个硬掩模单元中，两硬掩模线的子硬掩模线一一相对；以子硬掩模线为掩模，刻蚀去除牺牲线；在去除牺牲线后，以子硬掩模线为掩模刻蚀栅极材料层，形成栅极。
cmos 反相器栅极形成方法

[发明专利]形成半导体器件的方法-CN202211226835.X在审
发明人：朴珍荣;洪定杓;金亮阧;金容焕;朴相郁 -专利权人：三星电子株式会社
申请日： 2022-10-09 - 公布日： 2023-04-14 - 主分类号： H01L21/311 文献下载
摘要：形成半导体器件的方法可以包括：设置衬底，层形成在衬底上；在层上形成下硬掩模层，下硬掩模层包括硅；在下硬掩模层上形成上硬掩模图案，上硬掩模图案包括氧化物；通过使用上硬掩模图案作为蚀刻掩模并且使用包括基于金属氯化物的第一气体和基于氮化物的第二气体的蚀刻气体蚀刻下硬掩模层，形成下硬掩模图案；以及通过使用下硬掩模图案作为蚀刻掩模蚀刻材料层，在层中形成多个接触孔。
形成半导体器件方法

[发明专利]刻蚀方法-CN201410301926.4有效
发明人：张海洋;周俊卿 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-06-27 - 公布日： 2018-06-29 - 主分类号： H01L21/311 文献下载
摘要：本发明提供一种刻蚀方法，包括：提供衬底；在衬底上形成刻蚀材料层；在刻蚀材料层上形成硬掩模，硬掩模包括依次形成于刻蚀材料层上的第二硬掩模以及第一硬掩模；图形化第一硬掩模，在第一硬掩模中形成图案，并露出部分第二硬掩模；以第一硬掩模为掩模刻蚀第二硬掩模，将图案转移到第二硬掩模中；以具有图案的第二硬掩模为掩模，刻蚀材料层。本发明的有益效果在于：相对于现有技术完全以第一光刻胶来刻蚀硬掩模的方式，减少第一光刻胶的者减少被刻蚀程度，从而尽量地避免了因第一光刻胶过薄而导致在硬掩模中形成的图案不够精确的问题。
硬掩模刻蚀刻蚀材料光刻胶图案衬底掩模图案转移图形化

[发明专利]半导体器件以及在半导体器件中形成图案的方法-CN200710111468.8无效
发明人：潘槿道;卜喆圭;宣俊劦 -专利权人：海力士半导体有限公司
申请日： 2007-06-25 - 公布日： 2008-07-02 - 主分类号： H01L21/308 文献下载
摘要：本发明公开一种形成半导体器件的精细图案的方法，包括：在半导体基板上形成第一硬掩模层；在所述第一硬掩模层上形成第二硬掩模层图案；在所述第二硬掩模层图案的侧壁上形成间隙壁；利用所述间隙壁和所述第二硬掩模层图案作为蚀刻掩模而选择性地蚀刻所述第一硬掩模层，以形成第一硬掩模层图案；形成填充所述第二硬掩模层图案和所述第一硬掩模层图案的第一绝缘膜；选择性地蚀刻所述第二硬掩模层图案和下面的第一硬掩模层图案，以形成第三硬掩模层图案；移除所述第一绝缘膜和所述间隙壁；以及利用所述第三硬掩模层图案作为蚀刻掩模而将所述半导体基板图案化，以形成精细图案。
半导体器件以及形成图案方法

[发明专利]隔离结构的制造方法-CN201610903787.1有效
发明人：陈界得;朱贤士;郭明峰;李甫哲;何建廷;许琼霖;张峰溢;詹益旺;陈立强;蔡建成;邱僅鑫 -专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司
申请日： 2016-10-17 - 公布日： 2020-10-20 - 主分类号： H01L21/762 文献下载
摘要：一种隔离结构的制造方法，包括：在基底上形成第一氧化层与第一、二、三硬掩模层；形成经图案化的第三硬掩模层，暴露第二硬掩模层的表面；在经图案化的第三硬掩模层的侧壁上形成第二氧化层且于第二氧化层之间形成第四硬掩模层；以经图案化的第三硬掩模层与第四硬掩模层为掩模，移除第二氧化层及其下的第二硬掩模层，以形成经图案化的第二硬掩模层；移除经图案化的第三硬掩模层与第四硬掩模层；移除部分经图案化的第二硬掩模层，以形成不同宽度的沟槽图案；以经图案化的第二硬掩模层为掩模，定义经图案化的第一硬掩模层与第一氧化层、位于基底中的不同宽度的沟槽；移除经图案化的第二硬掩模层、第一硬掩模层与第一氧化层；在沟槽中形成隔离材料。
隔离结构制造方法

[发明专利]硬掩模层返工方法及DMOS形成方法-CN202211373128.3有效
发明人：陶磊;蔡明洋;程挚;王厚有;张慧慧 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2022-11-04 - 公布日： 2023-02-10 - 主分类号： H01L21/308 文献下载
摘要：本发明提供了一种硬掩模层返工方法及DMOS形成方法，硬掩模层返工方法包括：提供一衬底，衬底包括相对设置的第一表面和第二表面，第二表面上形成有背面膜层；形成第一硬掩模层和第二硬掩模层，第一硬掩模层位于所述第一表面上，第二硬掩模层覆盖所述背面膜层；检测所述第一硬掩模层上的颗粒是否超标，若是，对所述第一硬掩模层执行离子注入工艺，并且对所述第二硬掩模层执行氮化工艺；对所述第一硬掩模层和所述第二硬掩模层同时执行湿法刻蚀工艺，所述湿法刻蚀工艺中所述第一硬掩模层的刻蚀速率大于所述第二硬掩模层的刻蚀速率，以去除全部厚度的所述第一硬掩模层和部分厚度的所述第二硬掩模层。保留部分厚度的所述第二硬掩模层，以保护背面膜层。
硬掩模层返工方法 dmos 形成

[发明专利]制造半导体装置的方法-CN201811285152.5在审
发明人：高永珉;权赫宇;李凖原 -专利权人：三星电子株式会社
申请日： 2018-10-31 - 公布日： 2019-06-11 - 主分类号： H01L21/768 文献下载
摘要：提供了制造半导体装置的方法，所述方法包括：在目标层上顺序地形成第一硬掩模层、第二硬掩模层和光致抗蚀剂层；对光致抗蚀剂层进行图案化以形成光致抗蚀剂图案；将光致抗蚀剂图案用作蚀刻掩模顺序地对第二硬掩模层和第一硬掩模层进行图案化以形成第一硬掩模图案和位于第一硬掩模图案上的第二硬掩模图案；将第一硬掩模图案和第二硬掩模图案用作蚀刻掩模来蚀刻目标层，其中，第二硬掩模层包括掺杂杂质的非晶硅。
硬掩模图案硬掩模层光致抗蚀剂图案半导体装置蚀刻掩模图案化光致抗蚀剂层蚀刻目标层掺杂杂质抗蚀剂层非晶硅目标层制造

[发明专利]半导体器件中用硬掩模层的蚀刻斜坡形成精细图案的方法-CN200710195941.5无效
发明人：赵诚允;姜惠阑 -专利权人：海力士半导体有限公司
申请日： 2007-12-07 - 公布日： 2008-09-24 - 主分类号： H01L21/00 文献下载
摘要：一种在半导体器件中使用硬掩模层的蚀刻斜坡形成精细图案的方法，包括在蚀刻目标层上形成第一硬掩模层和第二硬掩模层，通过蚀刻所述第二硬掩模层形成第二硬掩模图案，其中所述第二硬掩模层的蚀刻外形具有正斜坡，和使用所述第二硬掩模图案作为蚀刻掩模蚀刻所述第一硬掩模层和蚀刻目标层
半导体器件中用硬掩模层蚀刻斜坡形成精细图案方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条