“电荷存储结构”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果10853833个，建议您升级VIP下载更多相关专利

[发明专利]非易失性存储器及其制造方法-CN201410061086.9在审
发明人：吴冠纬;张耀文;杨怡箴;卢道政 -专利权人：旺宏电子股份有限公司
申请日： 2014-02-24 - 公布日： 2015-08-26 - 主分类号： H01L27/115 文献下载
摘要：本发明公开了一种非易失性存储器及其制造方法，该非易失性存储器包括一衬底、一布设于该衬底上的电荷撷取结构、一布设于该电荷撷取结构的缓冲层及多个布设于该缓冲层上的导电层。该非易失性存储器的制造方法包括以下步骤：将一电荷撷取结构形成于一衬底上、将一缓冲层形成于该电荷撷取结构上、将一导电层形成于该缓冲层上及图形化将该导电层。
非易失性存储器及其制造方法

[发明专利]存储器单元、存储器阵列和对存储器单元进行编程的方法-CN200880011450.3有效
发明人：纳德尔·阿基勒;米希尔·范杜雷恩 -专利权人： NXP股份有限公司
申请日： 2008-04-01 - 公布日： 2010-02-17 - 主分类号： G11C16/10 文献下载
摘要：一种对存储器单元(100)进行编程的方法，该方法包括向存储器单元(100)的第一电端子(101)施加第一电势，来对第一导电类型的第一电荷载流子进行加速，从而通过所加速的第一电荷载流子的碰撞电离产生第二导电类型的第二电荷载流子，以及向存储器单元(100)的第二电端子(102)施加第二电势，来对第二电荷载流子进行加速，从而将第二电荷载流子注入所述存储器单元(100)的电荷捕陷结构(103)。
存储器单元阵列进行编程方法

[发明专利]三维存储器-CN201710400313.X有效
发明人：约翰·霍普金斯;达尔文·法兰塞达·范;法蒂玛·雅逊·席赛克-艾吉;詹姆士·布莱登;欧瑞里欧·吉安卡罗·莫瑞;史瑞坎特·杰亚提 -专利权人：美光科技公司
申请日： 2014-01-23 - 公布日： 2020-12-18 - 主分类号： H01L27/11524 文献下载
摘要：本文大体上论述三维存储器单元及制造及使用所述存储器单元的方法。在一或多个实施例中，三维垂直存储器可包含存储器堆叠。此存储器堆叠可包含存储器单元及介于邻近存储器单元之间的电介质，每一存储器单元包含控制栅极及电荷存储结构。所述存储器单元可进一步包含介于所述电荷存储结构与所述控制栅极之间的势垒材料，所述电荷存储结构及所述势垒材料具有实质上相等的尺寸。
三维存储器

[发明专利]三维存储器-CN201480013075.1有效
发明人：约翰·霍普金斯;达尔文·法兰塞达·范;法蒂玛·雅逊·席赛克-艾吉;詹姆士·布莱登;欧瑞里欧·吉安卡罗·莫瑞;史瑞坎特·杰亚提 -专利权人：美光科技公司
申请日： 2014-01-23 - 公布日： 2017-06-20 - 主分类号： H01L27/11524 文献下载
摘要：本文大体上论述三维存储器单元及制造及使用所述存储器单元的方法。在一或多个实施例中，三维垂直存储器可包含存储器堆叠。此存储器堆叠可包含存储器单元及介于邻近存储器单元之间的电介质，每一存储器单元包含控制栅极及电荷存储结构。所述存储器单元可进一步包含介于所述电荷存储结构与所述控制栅极之间的势垒材料，所述电荷存储结构及所述势垒材料具有实质上相等的尺寸。
三维存储器

[发明专利]一种具有凸面栅极结构的B4‑Flash-CN201410375182.0有效
发明人：顾经纶 -专利权人：上海华力微电子有限公司
申请日： 2014-07-31 - 公布日： 2017-07-07 - 主分类号： H01L29/788 文献下载
摘要：本发明涉及非易失性存储器，具体涉及一种具有凸面栅极结构的B4‑Flash，栅极结构自下而上依次为隧穿氧化层、电荷存储层、阻挡介质层和导电层；其中，隧穿氧化层为顶面两侧向中部隆起的凸面型结构；同时，所述电荷存储层为顶面两侧向中部隆起且底面自两侧向中部凹陷的拱桥型结构并完整覆盖于所述隧穿氧化层的上表面本发明通过在B4‑Flash中采用凸面栅极结构，可以使电荷存储层到衬底的隧穿大于从门极注入电荷存储层的隧穿，从而可以抑制甚至消除擦除饱和的出现，提高擦除速度。
一种具有凸面栅极结构 b4 flash

[发明专利]电荷储存结构及其制造方法以及非易失性存储器结构-CN201310195693.X在审
发明人：邱永汉;倪志荣;蒋汝平;谢荣源 -专利权人：华邦电子股份有限公司
申请日： 2013-05-23 - 公布日： 2014-12-03 - 主分类号： H01L29/49 文献下载
摘要：本发明公开了一种电荷储存结构及其制造方法以及非易失性存储器结构。电荷储存结构设置于衬底上的介电层上，且包括第一未经掺杂电荷储存层以及经掺杂电荷储存层。第一未经掺杂电荷储存层设置于介电层上。经掺杂电荷储存层设置于第一未经掺杂电荷储存层上。
电荷储存结构及其制造方法以及非易失性存储器

[发明专利]非挥发性存储器结构及其制造方法-CN201811632865.4有效
发明人：张哲玮;王俊扬;廖宏魁;刘振强;施咏尧 -专利权人：力晶积成电子制造股份有限公司
申请日： 2018-12-29 - 公布日： 2022-12-06 - 主分类号： H01L27/11521 文献下载
摘要：本发明公开一种非挥发性存储器结构及其制造方法，其中该非挥发性存储器结构包括基底、选择栅极、第一电荷存储层、控制栅极与第一介电层。在基底中具有沿着第一方向延伸的沟槽。选择栅极设置在沟槽中。第一电荷存储层设置在沟槽的侧壁上。第一电荷存储层具有彼此相对的第一侧面与第二侧面。第一侧面与第二侧面在第一方向上排列。控制栅极设置在沟槽中的选择栅极与第一电荷存储层上。控制栅极覆盖第一侧面与第二侧面。第一介电层设置在控制栅极与第一电荷存储层之间。
挥发性存储器结构及其制造方法

[发明专利]具有多级转移栅极的CMOS图像传感器-CN201910617610.9在审
发明人：陈刚;毛杜立;戴森·戴;林赛·格朗 -专利权人：豪威科技股份有限公司
申请日： 2019-07-10 - 公布日： 2020-03-31 - 主分类号： H01L27/146 文献下载
摘要：一种图像传感器像素包括：第一电荷存储节点，其经配置以具有第一电荷存储电势；第二电荷存储节点，其经配置以具有第二电荷存储电势且从所述第一电荷存储节点接收电荷，其中所述第二电荷存储电势大于所述第一电荷存储电势；及转移电路，其耦合于所述第一电荷存储节点与所述第二电荷存储节点之间，其中所述转移电路包括至少三个转移区域，其中：第一转移区域接近所述第一电荷存储节点且经配置以具有大于所述第一电荷存储电势且低于所述第二电荷存储电势的第一转移电势；第二转移区域耦合于所述第一转移区域与第三转移区域之间且经配置以具有大于所述第一电荷存储电势且低于所述第二电荷存储电势的第二转移电势；及所述第三转移区域接近所述第三电荷存储节点且经配置以具有大于所述第一电荷存储电势且低于所述第二电荷存储电势的第三转移电势电荷在多个转移信号脉冲之后完全地从所述第一电荷存储节点转移到所述第二电荷存储节点。
具有多级转移栅极 cmos 图像传感器

[实用新型]静电保护电路、显示面板及显示装置-CN202120090474.5有效
发明人：鲍奇 -专利权人：合肥维信诺科技有限公司
申请日： 2021-01-13 - 公布日： 2021-09-21 - 主分类号： H02H9/04 文献下载
摘要：所述静电保护电路包括：待保护信号线、晶体管和电荷存储模块；所述晶体管的控制端与所述待保护信号线及所述电荷存储模块的第一端电连接，所述晶体管的第一端及所述晶体管的第二端与所述电荷存储模块的第二端电连接，所述电荷存储模块的第二端接入恒压信号；所述电荷存储模块能够存储电荷。本实用新型实施例能够降低静电保护电路的结构复杂度，减小所占用的版图空间。
静电保护电路显示面板显示装置

[发明专利]背照式全局快门像素-CN201910503528.3在审
发明人： N·W·查普曼;S·伯萨库尔;M·A·苏弗里德格 -专利权人：半导体元件工业有限责任公司
申请日： 2019-06-12 - 公布日： 2019-12-20 - 主分类号： H01L27/146 文献下载
摘要：本发明提供全局快门成像像素，所述全局快门成像像素可包括从相应的光电二极管接收电荷的电荷存储区。全局快门成像像素可形成为前照式成像像素或背照式成像像素。屏蔽电荷存储区以免受入射光的影响对于图像传感器性能可能是重要的。为了屏蔽背照式全局快门成像像素中的电荷存储区，可在所述电荷存储区上方包括屏蔽结构。所述屏蔽结构可包括背侧沟槽隔离结构、形成在背侧沟槽隔离结构之间的背侧沟槽中的金属层、以及前侧深沟槽隔离结构。所述金属层可具有朝向所述光电二极管反射光的成角度部分。
成像像素全局快门电荷存储区背侧沟槽背照式光电二极管隔离结构屏蔽结构金属层屏蔽深沟槽隔离结构图像传感器电荷反射光入射光像素

[发明专利]电荷耦合器件-CN88106691.5无效
发明人：阿里·斯洛 -专利权人：菲利浦光灯制造公司
申请日： 1988-07-07 - 公布日： 1989-02-15 - 主分类号： H01L27/10 文献下载
摘要：电荷耦合器件有一串行寄存器和并行段。串行寄存器有电荷存储电极和电荷输电极，并行段的沟道横向延伸过串行寄存器。并行段的电荷存储电极沿着沟道方向彼此隔开，以得到电荷存储阱各自的行，电荷存储阱横向延伸于沟道，并行段还有用来在电荷存储阱相邻行之间传输电荷的电荷传输电极；有用来在串行寄存器和电荷存储阱相邻行之间，传输电荷的传输门，电荷存储阱由沟道和并行段的第一电荷存储电极至少在每一沟道(1a，1b)上，第一电荷存储电极(1a)的宽度要比后面的电荷存储电极(12a，…Na)的宽度宽。
电荷耦合器件

[发明专利]半导体元件及其制造方法-CN201711460739.0有效
发明人：曾暄君;萧学钧;张子云;黄启政;施秉嘉 -专利权人：联华电子股份有限公司
申请日： 2017-12-28 - 公布日： 2022-06-21 - 主分类号： H01L27/11568 文献下载
摘要：所述半导体元件包括基底、多个隔离结构、电荷存储层以及导体层。所述基底具有存储器区与逻辑区。所述存储器区的所述基底具有多个半导体鳍。所述隔离结构配置在所述基底中，以隔离所述半导体鳍。所述半导体鳍突出于所述隔离结构。所述电荷存储层覆盖所述半导体鳍。所述导体层横越所述半导体鳍与所述隔离结构，使得所述电荷存储层配置在所述导体层与所述半导体鳍之间。
半导体元件及其制造方法

[发明专利]半导体结构及其制备方法、三维存储器、存储系统-CN202210143436.0在审
发明人：黎姗;杜小龙;袁伟;刘小欣;夏志良 -专利权人：长江存储科技有限责任公司
申请日： 2022-02-16 - 公布日： 2022-05-27 - 主分类号： H01L27/11524 文献下载
摘要：本公开提一种半导体结构及其制备方法、三维存储器、存储系统，涉及半导体芯片技术领域，旨在提高三维存储器的稳定性。该制备方法包括：在衬底的一侧形成初始叠层结构，初始叠层结构包括交替叠置的栅替换层和初始栅介质层；形成沟道孔，沟道孔贯穿初始叠层结构；在沟道孔内形成初始沟道结构，初始沟道结构包括初始电荷存储层；形成栅极隔槽，栅极隔槽至少贯穿初始叠层结构；经由栅极隔槽，去除初始栅介质层，以形成第一缝隙；通过第一缝隙对初始电荷存储层的目标部位进行改性处理，以使目标部位转化为隔离部，其中，隔离部将初始电荷存储层分隔为多个电荷存储部所制备的半导体结构用以实现数据的读取和写入操作。
半导体结构及其制备方法三维存储器存储系统

[发明专利]结构光成像中去除背景光的方法-CN202010363898.4有效
发明人：马成;王欣洋;李扬;贾恩·柏加兹 -专利权人：长春长光辰芯光电技术有限公司
申请日： 2020-04-30 - 公布日： 2022-05-24 - 主分类号： H04N5/355 文献下载
摘要：本发明公开一种结构光成像中去除背景光的方法，包括：S1、前后两帧图像分别采用全局快门曝光方式、卷帘快门曝光方式对图像传感器的全部像素进行曝光，每个像素曝光后累积的结构光电荷与背景光电荷按照电荷类别及先后时序分别单独存储于同一存储单元内；S2、读出电路按照时序分别逐行读取位于存储单元内每个像素的结构光电荷所对应的结构光电压及每个像素的背景光电荷所对应的背景光电压；S3、读出电路将读取的每个像素的结构光电压与背景光电压相减，以去除背景光本发明通过共用存储单元的方式实现两帧相减的效果，不会增加存储单元的数量，过多占用像素的面积，无需缩小感光单元的尺寸，避免对像素的性能产生不利影响。
结构成像去除背景方法

[发明专利]存储器的制造方法-CN201610088241.5在审
发明人：苏承志;王子嵩 -专利权人：力晶科技股份有限公司
申请日： 2016-02-17 - 公布日： 2017-07-28 - 主分类号： H01L27/115 文献下载
摘要：本发明公开一种存储器的制造方法，包括以下步骤。在基底上形成多个电荷存储结构，其中相邻两个电荷存储结构之间具有第一沟槽，且第一沟槽延伸至基底中。在第一沟槽的表面形成介电衬层。在介电衬层上形成氮化物层。在电荷存储结构与第一介电层上形成第二介电层。在第二介电层上形成导体层。移除第一介电层，而在相邻两个电荷存储结构之间的第二介电层下方形成第一气隙。
存储器制造方法