“电学隔离性能”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2486227个，建议您升级VIP下载更多相关专利

[发明专利]利用硼离子注入法实现氮化物半导体器件的有源区之间隔离的方法-CN200610096642.1无效
发明人：陈堂胜;焦刚;李肖;任春江 -专利权人：中国电子科技集团公司第五十五研究所
申请日： 2006-10-16 - 公布日： 2007-03-28 - 主分类号： H01L21/82 文献下载
摘要：本发明针对现有的氮化物半导体器件所采用的台面电学隔离方法存在的因台面高度而影响互连线的连接及器件成品率的问题，发明一种利用硼离子注入法实现氮化物半导体器件有源区之间隔离的方法，步骤包括：在AlGaN/GaN和漏欧姆接触7后，用掩膜8将AlGaN/GaN异质结材料和器件表面不需要进行离子注入的地方进行保护，分一次或两次利用硼离子轰击AlGaN/GaN异质结材料和器件不受保护的部分形成高阻的损伤层9，实现对器件的电学隔离本发明的方法能既能保证电学隔离性能，又有助于提高器件的性能和成品率。
利用离子注入实现氮化物半导体器件有源之间隔离方法

[发明专利]碳化硅器件的电学隔离方法-CN200610096641.7有效
发明人：柏松;陈刚;蒋幼泉 -专利权人：中国电子科技集团公司第五十五研究所
申请日： 2006-10-16 - 公布日： 2007-03-28 - 主分类号： H01L21/82 文献下载
摘要：本发明针对现有的碳化硅器件采用的台面隔离所存在的加工困难，成品率低的问题，公开了一种利用离子注入法获得高的电学隔离性能的碳化硅器件的电学隔离方法，它通过光敏薄膜图形划定器件的有源区和非有源区；利用光敏薄膜作掩模对在对器件进行电学隔离的同时避免了工艺复杂化，有利于提高成品率。
碳化硅器件电学隔离方法

[发明专利]半导体结构及其形成方法-CN201810973559.0有效
发明人：周飞 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-08-24 - 公布日： 2023-04-25 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：形成衬底，衬底包括隔离区，隔离区的衬底上形成有伪鳍部；在伪鳍部露出的衬底上形成第一隔离层，第一隔离层至少覆盖伪鳍部的部分侧壁；形成第一隔离层后，对隔离区的衬底进行离子掺杂处理，在隔离区的衬底内形成阱区；在隔离区的衬底内形成阱区后，刻蚀伪鳍部。本发明实施例通过伪鳍部，有利于提高隔离区的图形密度，有利于避免第一隔离层的顶部发生凹陷问题的概率，使第一隔离层的厚度均一性较好，相应有利于提高后续对隔离区的衬底进行离子掺杂处理的均一性，使形成的阱区深度均一性较好，有利于降低半导体结构的电学性能发生差异问题的概率，提升了半导体结构的电学性能。
半导体结构及其形成方法

[其他]沉积绝缘层的电学定标热释电探测器-CN85205071无效
发明人：巩嘉隆;于月华 -专利权人：中国科学院上海技术物理研究所
申请日： 1985-11-13 - 公布日： 1987-06-03 - 主分类号： G01J5/10 文献下载
摘要：本实用新型公开了一种改进隔离绝缘层结构的电学定标热释电探测器，它是在热释电基片的满电极上用不同方法和材料沉积一层很薄的绝缘材料作绝缘层。这样使得隔离绝缘层对探测器热性能的影响减小到完全可以忽略，提高了电学定标热释电探测器的响应率与有效面积上的响应均匀性。
沉积绝缘电学定标热释电探测器

[发明专利]采用低温工艺形成电学隔离区方法、单片集成方法及芯片-CN200710045975.6有效
发明人：李刚;胡维 -专利权人：李刚;胡维
申请日： 2007-09-13 - 公布日： 2009-03-18 - 主分类号： H01L21/84 文献下载
摘要：一种采用低温工艺形成电学隔离区方法、单片集成方法及芯片，其首先采用湿法腐蚀、等离子干法刻蚀或深槽反应离子刻蚀法将一绝缘硅基片具有的器件层相应部分腐蚀以形成相应隔离槽，并由隔离槽将基片分隔为多个电学隔离区，接着再在器件层上采用低于400℃的低温工艺生成一绝缘介质层，并使处于隔离槽位置处的绝缘介质层表面平坦，然后再在需要电学连接的各电学隔离区的绝缘介质层相应位置采用湿法腐蚀或干法刻蚀法形成相应连接孔，最后在绝缘介质层上淀积一金属层，并进行必要刻蚀后形成将各连接孔进行相应金属互连的金属连接线，进而实现相应各电学隔离区的必要电学连接，由此可实现将MEMS与集成电路器件的集成。
采用低温工艺形成电学隔离方法单片集成芯片

[发明专利]一种微机电器件与集成电路器件单片集成芯片-CN201010173572.1无效
发明人：李刚;胡维 -专利权人：李刚;胡维
申请日： 2007-09-13 - 公布日： 2010-09-08 - 主分类号： H01L27/12 文献下载
摘要：一种采用低温工艺形成电学隔离区方法、单片集成方法及芯片，其首先采用湿法腐蚀、等离子干法刻蚀或深槽反应离子刻蚀法将一绝缘硅基片具有的器件层相应部分腐蚀以形成相应隔离槽，并由隔离槽将基片分隔为多个电学隔离区，接着再在器件层上采用低于400℃的低温工艺生成一绝缘介质层，并使处于隔离槽位置处的绝缘介质层表面平坦，然后再在需要电学连接的各电学隔离区的绝缘介质层相应位置采用湿法腐蚀或干法刻蚀法形成相应连接孔，最后在绝缘介质层上淀积一金属层，并进行必要刻蚀后形成将各连接孔进行相应金属互连的金属连接线，进而实现相应各电学隔离区的必要电学连接，由此可实现将MEMS与集成电路器件的集成。
一种微机器件集成电路单片集成芯片

[发明专利]半导体器件及其电接触结构、制造方法-CN201910927008.5在审
发明人：童宇诚;赖惠先 -专利权人：福建省晋华集成电路有限公司
申请日： 2019-09-27 - 公布日： 2020-09-08 - 主分类号： H01L27/108 文献下载
摘要：本发明提供了一种半导体器件及其电接触结构、制造方法，通过将核心区中至少最靠近所述周边区的第一个接触插塞形成于核心区和周边区的交界处的隔离结构上方并与该隔离结构接触，且可以使得第一个接触插塞的底部完全重叠在该隔离结构上，或者，一部分底部与该隔离结构重叠，另一部分底部与紧挨该隔离结构的核心区的有源区重叠，甚至使得第一个接触插塞的顶部至少与紧挨该隔离结构的核心区的有源区上方的接触插塞的顶部相联在一起，由此，可以使得原先在核心区边界最外侧上形成的电学结构至少部分形成于交界处的隔离结构上方，进而保证核心区内部中的接触插塞上方的电学结构的一致性以及保证核心区边界上的电学结构的性能。
半导体器件及其接触结构制造方法

[实用新型]半导体器件及其电接触结构-CN201921634136.2有效
发明人：童宇诚;赖惠先 -专利权人：福建省晋华集成电路有限公司
申请日： 2019-09-27 - 公布日： 2020-06-16 - 主分类号： H01L27/108 文献下载
摘要：本实用新型提供了一种半导体器件及其电接触结构，通过将核心区中至少最靠近所述周边区的第一个接触插塞形成于核心区和周边区的交界处的隔离结构上方并与该隔离结构接触，且可以使得第一个接触插塞的底部完全重叠在该隔离结构上，或者，一部分底部与该隔离结构重叠，另一部分底部与紧挨该隔离结构的核心区的有源区重叠，甚至使得第一个接触插塞的顶部至少与紧挨该隔离结构的核心区的有源区上方的接触插塞的顶部相联在一起，由此，可以使得原先在核心区边界最外侧上形成的电学结构至少部分形成于交界处的隔离结构上方，进而保证核心区内部中的接触插塞上方的电学结构的一致性以及保证核心区边界上的电学结构的性能。
半导体器件及其接触结构

[发明专利]带电学隔离层的体声波谐振器及其制造方法、滤波器及电子设备-CN201911419042.8有效
发明人：庞慰;杨清瑞;张孟伦 -专利权人：诺思（天津）微系统有限责任公司
申请日： 2019-12-31 - 公布日： 2021-04-16 - 主分类号： H03H9/15 文献下载
摘要：本发明公开了一种体声波谐振器，包括：基底；底电极；顶电极；压电层，设置在底电极与顶电极之间；声学镜，其中：所述谐振器还包括电极连接部、电学隔离层和电极引脚；所述电极连接部覆盖所述电学隔离层、且电极连接部的一端与顶电极电连接、另一端适于与电极引脚电连接；所述电学隔离层的一部分在电极连接部与底电极之间形成电学隔离；且所述电学隔离层的至少一部分覆盖所述压电层的端面的至少一部分以及底电极的端面，以在电极连接部与底电极之间形成电学隔离
电学隔离声波谐振器及其制造方法滤波器电子设备

[发明专利]断线检测装置-CN200910148925.X无效
发明人：黄启耀;李锦辉 -专利权人：友达光电股份有限公司
申请日： 2009-06-02 - 公布日： 2009-11-25 - 主分类号： G01N27/00 文献下载
摘要：一种断线检测装置，包括：电学隔离装置，设置于被测钢索与载物台之间，用于电学隔离被测钢索与载物台；两电极，分别电学连接至被测钢索的两端；以及电学信号测试装置，与两电极电学连接，用于测试两电极之间的电学信号本发明的优点在于，均采用普通的常见的电学元件，制作成本低廉；电学检测手段较现有的机械检测手段相比，检测更为灵敏，避免了机械部件因为机械疲劳而产生失效；断线之后无需对系统重新组装以恢复工作，因此维护操作简单
断线检测装置

[发明专利]用于大规模集成芯片内单个器件的抗辐照能力的分析方法-CN202110848059.6在审
发明人：王中旭 -专利权人：陕西君普新航科技有限公司
申请日： 2021-07-27 - 公布日： 2021-11-02 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种用于大规模集成芯片内单个器件的抗辐照能力的分析方法，将完整的大规模集成电路芯片，开盖去封装，通过机械研磨和化学刻蚀，逐层剥离钝化层、金属互连线，获得器件外露的裸芯片；将所述器件外露的裸芯片置于Co60γ射线源电离辐射环境中，测试其电学特性；采用聚焦离子束，将器件外露的裸芯片进行切割，分离出芯片内部典型器件，并生长引线，获得隔离的单个器件测试系统；将所隔离的单个器件测试系统置于Co60γ射线源电离辐射环境中，测试其隔离状态下单个器件的电学特性本发明直接测量裸芯片整体的辐照损伤，能够直接测量芯片内部单个器件辐照损伤电学性能，能够直接测试目标器件的辐照损伤特性。
用于大规模集成芯片单个器件辐照能力分析方法

[发明专利]带电学隔离层的体声波谐振器及其制造方法、滤波器及电子设备-CN201911419054.0有效
发明人：庞慰;杨清瑞;张孟伦 -专利权人：诺思（天津）微系统有限责任公司
申请日： 2019-12-31 - 公布日： 2020-09-15 - 主分类号： H03H3/04 文献下载
摘要：本发明公开了一种体声波谐振器，包括：基底；底电极；顶电极；压电层，设置在底电极与顶电极之间，声学镜，其中：所述谐振器还包括电极连接部、电学隔离层和电极引脚；所述电极连接部覆盖所述电学隔离层、且电极连接部的一端与顶电极电连接、另一端适于与电极引脚电连接；所述电学隔离层的一部分在谐振器的电极连接部与底电极之间形成电学隔离；且所述电学隔离层的至少一部分覆盖所述压电层的端面的至少一部分以及底电极的端面，以在电极连接部与底电极之间形成电学隔离
电学隔离声波谐振器及其制造方法滤波器电子设备

[发明专利]半导体结构及其形成方法-CN202010018892.3在审
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-01-08 - 公布日： 2021-07-09 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体结构及其形成方法，包括：提供基底，所述基底包括相邻接的外围区与核心区，所述外围区上具有第一沟道柱，所述核心区上具有第二沟道柱；在所述第一沟道柱的侧壁形成第一栅氧层；在所述基底上形成隔离结构，所述隔离结构覆盖所述第一栅氧层的部分侧壁通过所述隔离结构覆盖部分所述第一栅氧层的侧壁表面，在后续对所述第二沟道柱的侧壁表面进行清洗处理时，虽然清洗溶液会对所述隔离结构造成一定刻蚀，进而减小所述隔离结构的厚度，但是并不会暴露出第一沟道柱的侧壁，因而能够保证后续在第一沟道柱侧壁上形成的第一栅极结构全部形成在第一栅氧层的表面，使得所述第一沟道柱的电学性能稳定，进而提升最终形成的半导体结构的电学性能。
半导体结构及其形成方法

[发明专利]半导体器件的形成方法-CN201410736211.1有效
发明人：禹国宾 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-12-04 - 公布日： 2019-05-28 - 主分类号： H01L21/336 文献下载
摘要：一种半导体器件的形成方法，包括：提供具有隔离结构的衬底；在相邻隔离结构之间的部分衬底表面形成栅极结构；在栅极结构两侧的衬底内形成暴露出隔离结构侧壁的凹槽；对所述暴露出的隔离结构侧壁进行氮化处理，在隔离结构侧壁表面形成抗腐蚀层本发明能够防止清洗处理对隔离结构造成刻蚀，使得隔离结构保持有良好的形貌，为形成应力层提供良好的界面性能，并且，使得隔离结构保持有良好的电隔离性能，优化形成的半导体器件的电学性能。
半导体器件形成方法

[发明专利]CMOS图像传感器及其形成方法-CN202210192661.3在审
发明人：刘俊文 -专利权人：华虹半导体（无锡）有限公司
申请日： 2022-02-28 - 公布日： 2022-06-03 - 主分类号： H01L27/146 文献下载
摘要：一种CMOS图像传感器及其形成方法，其中，CMOS图像传感器的形成方法包括：形成衬底、位于衬底上的若干感光掺杂层、位于所述感光掺杂层上的隔离层以及位于隔离层上的有源层，所述衬底包括若干相互分立的像素区，各所述感光掺杂层分别位于各所述像素区上；在所述有源层内和有源层上形成电学器件；在所述隔离层以及有源层内形成互连结构，所述互连结构使所述感光掺杂层和所述电学器件电连接。所述CMOS图像传感器的形成方法同时增大了感光区和读取电路区的工作面积，从而提升了器件性能。
cmos 图像传感器及其形成方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条