“沟道截断电极”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果700518个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置-CN201611069072.7有效
发明人：宫沢繁美 -专利权人：富士电机株式会社
申请日： 2016-11-28 - 公布日： 2022-01-14 - 主分类号： H03K17/082 文献下载
摘要：本发明涉及一种防止芯片尺寸扩大，并且在电源电压变得过大时将电源电压截断的半导体装置。本发明提供一种半导体装置，具备：功率半导体元件，其栅极根据控制信号而被控制；过电压检测部，对功率半导体元件的集电极端子侧的电压成为过电压的情况进行检测；以及截断部，根据检测到过电压的情况，将功率半导体元件的栅极控制为关断电压
半导体装置

[发明专利]薄膜晶体管、薄膜晶体管阵列面板及其制造方法-CN201310009134.5有效
发明人：李制勋;宋俊昊;吕伦钟;鄭華棟 -专利权人：三星显示有限公司
申请日： 2013-01-10 - 公布日： 2018-06-22 - 主分类号： H01L29/786 文献下载
摘要：根据本发明的示例性实施例的薄膜晶体管包括：栅电极；栅极绝缘层，位于栅电极上或位于栅电极下；沟道区域，与栅电极交叠，栅极绝缘层插设在沟道区域与栅电极之间；以及源极区域和漏极区域，相对于沟道区域彼此面对，位于与沟道区域相同的层中，并且连接到沟道区域，其中沟道区域、源极区域和漏极区域包括氧化物半导体，其中源极区域和漏极区域的载流子浓度大于沟道区域的载流子浓度。
沟道区域栅电极薄膜晶体管漏极区域源极区域载流子薄膜晶体管阵列面板栅极绝缘层氧化物半导体彼此面对交叠制造

[发明专利]包括二维半导体材料的半导体器件-CN202011535102.5在审
发明人：李珉贤;薛珉洙;赵连柱;申铉振 -专利权人：三星电子株式会社
申请日： 2020-12-23 - 公布日： 2021-08-06 - 主分类号： H01L29/423 文献下载
摘要：提供一种半导体器件，其使用二维半导体材料作为沟道层。该半导体器件包括：在衬底上的栅电极；在栅电极上的栅极电介质；在栅极电介质上的沟道层；以及源电极和漏电极，可以电连接到沟道层。栅电极具有高度大于宽度的形状，并且沟道层包括二维半导体材料。
包括二维半导体材料半导体器件

[发明专利]半导体器件-CN202010572363.8在审
发明人：安钟善;权永振;韩智勋 -专利权人：三星电子株式会社
申请日： 2020-06-22 - 公布日： 2020-12-25 - 主分类号： H01L27/11524 文献下载
摘要：一种半导体器件包括：沟道结构，布置在衬底上并且在垂直于衬底的顶表面的第一方向上延伸，沟道结构包括沟道层和栅极绝缘层；多个绝缘层，布置在衬底上并且围绕沟道结构，所述多个绝缘层在第一方向上彼此间隔开；围绕沟道结构的多个第一栅电极；以及围绕沟道结构的多个第二栅电极。在所述多个绝缘层之中的相邻绝缘层之间布置所述多个第一栅电极之中的第一栅电极和所述多个第二栅电极之中的第二栅电极，该第一栅电极和该第二栅电极沿第一方向彼此间隔开。
半导体器件

[发明专利]包括纳米膜的装置和相关方法-CN201680046827.3有效
发明人： S·M·哈克;S·博里尼 -专利权人：诺基亚技术有限公司
申请日： 2016-05-18 - 公布日： 2021-06-01 - 主分类号： G01N27/414 文献下载
摘要：一种装置，包括沟道构件(401)、第一电极和第二电极(403、404)、以及支撑衬底(402)，该第一电极和第二电极被配置为使电流能够从第一电极通过沟道构件流到第二电极，该支撑衬底被配置为支撑沟道构件以及第一电极和第二电极，其中沟道构件通过纳米膜(411)而与支撑衬底分离，该纳米膜被配置为通过抑制沟道构件与支撑衬底之间的相互作用来便于电流流过沟道构件。所述装置还可以包括栅电极(406)和栅极电介质(407)，所述栅极电介质也可能是纳米膜。如图5所示，该装置可以被配置为感测分析物物质(513)。
包括纳米装置相关方法

[发明专利]敏感场效应器件及其制造方法-CN201780070167.7在审
发明人：罗德里戈·费劳·德派瓦·马丁斯;佩德罗·米格尔·坎迪多·巴尔基尼亚;埃尔薇拉·玛丽亚·科雷亚·福尔图纳托;托比亚斯·克拉梅尔;比阿特丽斯·弗拉博尼 -专利权人：博洛尼亚大学阿尔玛母校研究室;里斯本新大学
申请日： 2017-03-14 - 公布日： 2019-07-30 - 主分类号： G01N27/414 文献下载
摘要：本发明涉及敏感场效应器件(100)，包括：半导体沟道(110)；连接到所述半导体沟道(110)的源电极(120)；漏电极(130)，该漏电极连接到所述半导体沟道(110)，使得所述半导体沟道(110)置于所述源电极(120)与所述漏电极(130)之间；栅电极(140)；以及置于所述栅电极(140)与所述半导体沟道(110)之间的介电层(150)，其特征在于，所述半导体沟道(110)是层状的且由非晶氧化物制成，并且其中所述传感器装置(170、171、172、173、174、175、175)被配置成基于能够改变它们的电力状态的感测事件来改变所述栅电极(140)与所述源电极(120)之间的电压。
半导体沟道漏电极源电极栅电极敏感场场效应器件传感器装置非晶氧化物电力状态感测事件传感器介电层制造配置

[发明专利]显示设备-CN202010783745.5在审
发明人：车明根;崔相虔;郭惠娜;辛知映;李镕守;崔起锡 -专利权人：三星显示有限公司
申请日： 2020-08-06 - 公布日： 2021-02-09 - 主分类号： G09G3/20 文献下载
摘要：显示设备包括：第一晶体管，包括第一沟道区、与第一沟道区重叠的第一栅电极以及连接至接收驱动电压的节点的第一电极；第二晶体管，电连接至第一晶体管的第一电极，第二晶体管包括第二沟道区以及与第二沟道区重叠并接收扫描信号的第二栅电极；发光元件，电连接至第一晶体管的第二电极；第一导电线，与第一栅电极重叠并接收与驱动电压不同的可变电压，同时第一沟道区在中间；以及第二导电线，与第二栅电极重叠并接收扫描信号，同时第二沟道区在中间。
显示设备

[发明专利]半导体集成电路及其制造方法-CN03138535.4无效
发明人：山内宽行 -专利权人：松下电器产业株式会社
申请日： 2003-06-03 - 公布日： 2004-01-14 - 主分类号： G11C11/413 文献下载
摘要：第1及第3逻辑电路和它们的SRAM根据需要截断电源，而第2逻辑电路和其SRAM常处于通电状态。第3SRAM具有最大的记忆容量。第1～第3SRAM单元阵列的平均沟道宽度设定在其他电路方块的一半以下，并通过追加注入离子及设定低速操作的第2及第3SRAM单元阵列的沟道杂质浓度比高速操作的第1 SRAM单元阵列的高，可以各自实现第1
半导体集成电路及其制造方法

[发明专利]薄膜晶体管的沟道层、薄膜晶体管及它们的制造方法-CN200810088615.9有效
发明人：金善日;宋利宪;朴永洙;姜东勋;金昌桢;朴宰撤 -专利权人：三星电子株式会社
申请日： 2008-03-31 - 公布日： 2008-12-31 - 主分类号： H01L29/786 文献下载
摘要：本发明提供一种用于薄膜晶体管的沟道层、一种薄膜晶体管和它们的制造方法。用于薄膜晶体管的沟道层可以包含掺杂有过渡金属的IZO(氧化铟锌)。薄膜层晶体管可以包括：栅电极和沟道层，形成在基底上；栅绝缘层，形成在栅电极和沟道层之间；源电极和漏电极，接触沟道层的端部。
薄膜晶体管沟道它们制造方法

[发明专利]三维半导体装置-CN202210897334.8在审
发明人：朴星一;黃圭晩;朴宰贤;崔道永;河大元 -专利权人：三星电子株式会社
申请日： 2022-07-28 - 公布日： 2023-05-12 - 主分类号： H01L27/06 文献下载
摘要：提供了一种三维(3D)半导体装置，所述3D半导体装置可以包括：第一有源区域，位于基底上，第一有源区域包括下沟道图案以及分别位于下沟道图案的相对的侧表面上的一对下源极/漏极图案；第二有源区域，堆叠在第一有源区域上，第二有源区域包括上沟道图案以及分别位于上沟道图案的相对的侧表面上的一对上源极/漏极图案；虚设沟道图案，位于下沟道图案与上沟道图案之间；一对衬层，分别位于虚设沟道图案的相对的侧表面上；以及栅电极，位于下沟道图案、虚设沟道图案和上沟道图案上。栅电极可以包括位于下沟道图案上的下栅电极和位于上沟道图案上的上栅电极。
三维半导体装置

[发明专利]存储结构、存储器装置及其制造方法-CN202110866757.9在审
发明人：江昱维;孙宏彰;赖升志;蒋国璋;杨子庆 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-07-29 - 公布日： 2021-11-02 - 主分类号： H01L27/11565 文献下载
摘要：晶体管结构包括介电柱、源极电极及漏极电极、闸极电极层及沟道壁结构。源极电极与漏极电极位于介电柱的相对的侧边上。闸极电极层围绕介电柱、源极电极及漏极电极。沟道壁结构从源极电极延伸到漏极电极且环绕介电柱。沟道壁结构设置在闸极电极层与源极电极之间、闸极电极层与漏极电极之间以及闸极电极层与介电柱之间。存储器弧形壁结构在所述沟道壁结构上延伸并贯穿所述沟道壁结构。
存储结构存储器装置及其制造方法

[发明专利]薄膜晶体管基底和制造薄膜晶体管基底的方法-CN201610013502.7有效
发明人：柳明官;金亿洙;孙暻锡;崔昇夏;金昭娟;金贤;朴恩惠;朱炳焕 -专利权人：三星显示有限公司
申请日： 2016-01-11 - 公布日： 2021-02-02 - 主分类号： H01L29/786 文献下载
摘要：所述薄膜晶体管基底包括：栅电极；沟道层，与栅电极叠置；源电极，与沟道层叠置；漏电极，与沟道层和源电极叠置；以及间隔件，设置在源电极和漏电极之间。
薄膜晶体管基底制造方法

[实用新型]一种石墨烯纳米带场效应晶体管-CN201220047573.6有效
发明人：马中发;庄弈琪;张鹏;吴勇;张策;包军林 -专利权人：西安电子科技大学
申请日： 2012-02-15 - 公布日： 2013-07-10 - 主分类号： H01L29/78 文献下载
摘要：本实用新型的目的在于提供一种石墨烯纳米带场效应晶体管，包括衬底、沟道层、HfO2材质的底栅介质层、HfO2材质的顶栅介质层、源电极、漏电极和顶栅电极，所述沟道层为采用石墨烯纳米带制成的沟道层，所述顶栅介质层和底栅介质层分别位于沟道层的上方和下方，衬底位于底栅介质层的下方，源电极和漏电极分别位于沟道层的两端，顶栅电极位于顶栅介质层上，所述沟道层的宽度小于10nm。本实用新型的开关电流比高达107，沟道电子的迁移率达到300cm2/Vs。
一种石墨纳米场效应晶体管

[发明专利]三维半导体器件-CN202211317355.4在审
发明人：朴星一;朴宰贤;河大元;黄圭晚 -专利权人：三星电子株式会社
申请日： 2022-10-26 - 公布日： 2023-05-02 - 主分类号： H01L27/092 文献下载
摘要：该三维半导体器件包括：第一有源区，在基板上并包括沿着第一方向交替布置的多个下沟道图案和多个下源极/漏极图案；第二有源区，在第一有源区上并包括沿着第一方向交替布置的多个上沟道图案和多个上源极/漏极图案；第一栅电极，在所述多个下沟道图案中的第一下沟道图案上和在所述多个上沟道图案中的第一上沟道图案上；以及第二栅电极，在所述多个下沟道图案中的第二下沟道图案上和在所述多个上沟道图案中的第二上沟道图案上。第二栅电极可以包括下栅电极、上栅电极以及插置在其间的隔离图案。
三维半导体器件

[实用新型]薄膜晶体管、显示面板和显示装置-CN201720379758.X有效
发明人：何泽尚;楼均辉;吴天一 -专利权人：上海天马微电子有限公司
申请日： 2017-04-12 - 公布日： 2017-12-19 - 主分类号： H01L29/786 文献下载
摘要：该薄膜晶体管包括栅电极；覆盖栅电极的栅电极绝缘层；位于栅电极绝缘层上的有源层、绝缘层、源电极和漏电极，有源层包括源极区、漏极区以及位于源极区和漏极区之间的沟道区；栅电极与有源层不接触，且向沟道区所在平面的正投影覆盖沟道区；绝缘层覆盖沟道区，源电极覆盖源极区和至少部分绝缘层，漏电极覆盖漏极区和至少部分绝缘层；其中，绝缘层中，向沟道区的正投影与沟道区重叠部分中的至少部分的含氢量小于与源电极和漏电极接触的部分的含氢量。该实施方式可适当提高源电极和漏电极与有源层之间的接触区域的含氢量，从而增强源电极和漏电极与有源层之间的接触特性。
薄膜晶体管显示面板显示装置

首页
«上一页
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条