“沟道区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果684360个，建议您升级VIP下载更多相关专利

[发明专利]薄膜晶体管、开关电路以及场效应晶体管-CN201110002057.1有效
发明人：尾关芳孝;桑原康人;鸟山重隆;池田裕幸 -专利权人：索尼公司
申请日： 2011-01-06 - 公布日： 2011-07-20 - 主分类号： H01L29/768 文献下载
摘要：该薄膜晶体管包括一个具有源极区、漏极区和沟道区的半导体层，其中，沟道区设置在源极区和漏极区之间；一个栅电极与沟道区交叠；该沟道区包括一个沟道宽度，其配置为至少一个在长度方向上连续减小和连续增大的部分。
薄膜晶体管开关电路以及场效应晶体管

[发明专利]半导体器件及其制备方法-CN202180006424.7在审
发明人：刘思敏;徐伟;许波;郭亚丽 -专利权人：长江存储科技有限责任公司
申请日： 2021-11-16 - 公布日： 2022-07-08 - 主分类号： H01L27/11565 文献下载
摘要：本公开实施例提供了一种半导体器件，包括：衬底；设置于衬底上方且由绝缘层和栅极层交替层叠的堆叠层，堆叠层沿平行于衬底的第一横向区分有过渡沟道柱区、以及位于过渡沟道柱区旁边的虚拟沟道柱区；形成于堆叠层中且分别位于过渡沟道柱区与虚拟沟道柱区的过渡沟道柱阵列以及虚拟沟道柱阵列，过渡沟道柱阵列以及虚拟沟道柱阵列分别包括在第一横向与在垂直于第一横向的第二横向上呈阵列排列的多个过渡沟道柱以及多个虚拟沟道柱；形成于堆叠层中并沿第二横向延伸，且设置于过渡沟道柱阵列与虚拟沟道柱阵列之间的栅极隔槽
半导体器件及其制备方法

[发明专利]半导体结构及其形成方法、电路及电路工作方法-CN202110507410.5在审
发明人：汤飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2021-05-10 - 公布日： 2022-11-29 - 主分类号： H01L27/12 文献下载
摘要：一种半导体结构及其形成方法，结构包括：衬底，所述衬底包括第一阱区和第二阱区；位于第一阱区上的第一栅极结构和第一沟道区，所述第一沟道区位于第一栅极结构底部的第一阱区内，第一沟道区的导电类型与第一阱区的导电类型相同；位于第二阱区上的第二栅极结构、第二沟道区以及位于第二栅极结构两侧第二阱区内的第二源区和第二漏区，第二沟道区位于第二栅极结构底部的第二阱区内，且所述第二沟道区位于第二源区和第二漏区之间，所述第二沟道区的导电类型与第二阱区的导电类型相反，所述第二源区和第二漏区与第二沟道区的导电类型相同，所述第二漏区和第一栅极结构电互连，所述第二源区和第一阱区电互连。
半导体结构及其形成方法电路工作

[发明专利]一种环栅晶体管及其制造方法-CN202310486042.X在审
发明人：李永亮;刘昊炎;罗军;王文武 -专利权人：中国科学院微电子研究所
申请日： 2023-04-28 - 公布日： 2023-07-21 - 主分类号： H01L29/78 文献下载
摘要：本发明公开一种环栅晶体管及其制造方法，涉及半导体技术领域，以在抑制环栅晶体管的寄生沟道漏电的情况下，提升环栅晶体管的工作性能，降低环栅晶体管的制造难度。有源结构包括源区、漏区、以及位于源区和漏区之间的沟道区。半导体基底位于沟道区下方的部分的最大顶部高度小于自身与源区接触的部分的顶部高度、且半导体基底位于沟道区下方的部分的最大顶部高度小于自身与漏区接触的部分的顶部高度。半导体基底位于沟道区下方的部分分别与自身位于源区和漏区下方的部分一体成型。栅堆叠结构环绕在沟道区的外周。栅堆叠结构位于沟道区下方的部分将位于沟道区与半导体基底之间的空隙填充满。
一种晶体管及其制造方法

[发明专利]存储器组件-CN202111265241.5在审
发明人：苏婷婷 -专利权人：力旺电子股份有限公司
申请日： 2021-10-28 - 公布日： 2022-05-17 - 主分类号： H01L29/788 文献下载
摘要：所述存储器结构包括衬底、沟道区、第一掺杂区、第二掺杂区、浮动栅极以及介电层。所述沟道区设置于所述衬底上。所述第一掺杂区所述与第二掺杂区设置于所述衬底上且分别位于所述沟道区的两侧。所述浮动栅极设置于所述沟道区上。所述介电层设置于所述浮动栅极和所述沟道区之间、所述浮动栅极和所述第一掺杂区之间以及所述浮动栅极和所述第二掺杂区之间。所述浮动栅极和所述第一掺杂区部分交叠，和/或所述浮动栅极和所述第二掺杂区不交叠，且在所述沟道区的长度方向上，所述浮动栅极的邻近所述第二掺杂区的侧壁和所述第二掺杂区与所述沟道区之间的边界隔开一段距离。
存储器组件

[发明专利]一种碳化硅半积累型沟道MOSFET器件及其制备方法-CN201911193526.5在审
发明人：温正欣;张新河;杨安丽;陈施施;叶怀宇;张国旗 -专利权人：深圳第三代半导体研究院
申请日： 2019-11-28 - 公布日： 2020-05-08 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种碳化硅半积累型沟道器件，该碳化硅半积累型沟道MOSFET器件兼具高沟道载流子迁移率、高阈值电压的特性。其结构包含一N+型衬底，在其上部为一N‑型外延漂移区。在N‑型外延漂移区顶部，有P型沟道区。N‑型外延漂移区的上方为N‑型背景掺杂区，并通过离子注入形成源区和基区，其中基区的深度较深，其底部深入P型沟道区之中。器件的总沟道长度为0.6μm至1μm，其中P型沟道区与栅氧化层相邻的反型沟道长度为0.1μm至0.2μm，剩余沟道部分为积累型沟道。本发明还提供了该碳化硅半积累型沟道器件的制备方法。
一种碳化硅积累沟道 mosfet 器件及其制备方法

[发明专利]场效应晶体管以及制造该场效应晶体管的方法-CN201310149427.3在审
发明人：金洞院;金大万;丁润夏;朴修永;朴赞训;白禄贤;李尚贤 -专利权人：三星电子株式会社;浦项工科大学校产学协力团
申请日： 2013-04-26 - 公布日： 2013-10-30 - 主分类号： H01L29/78 文献下载
摘要：该场效应晶体管包括漏极区、源极区和沟道区。该场效应晶体管还可以包括在沟道区的至少一部分上或围绕沟道区的至少一部分的栅电极、以及在沟道区与栅电极之间的栅电介质层。沟道区的与源极区邻近的部分具有比沟道区的与漏极区邻近的另一部分小的截面面积。
场效应晶体管以及制造该场效应方法

[实用新型]阵列基板和显示面板-CN201720295499.2有效
发明人：符鞠建;楼均辉 -专利权人：上海天马微电子有限公司
申请日： 2017-03-24 - 公布日： 2017-11-07 - 主分类号： H01L27/12 文献下载
摘要：该阵列基板包括衬底，设置在所述衬底一侧表面上的氧化物薄膜晶体管；氧化物薄膜晶体管包括栅极、源漏极层和氧化物有源层，其中，源漏极层包括沿第一方向排列的源极和漏极，氧化物有源层包括沿第一方向依次排列的源极区、沟道区和漏极区；沟道区包括沿第一方向依次排列的第一子沟道区、第二子沟道区和第三子沟道区，第一子沟道区沿第二方向的长度为a，第二子沟道区沿第二方向的长度为b，第三子沟道区沿第二方向的长度为c，a、b、c满足上述阵列基板中第一子沟道区和/或第三子沟道区沿第二方向的长度小于第二子沟道区沿第二方向的长度可以减小氧化物薄膜晶体管关断时的漏电流。
阵列显示面板

[发明专利]一种隧穿场效应晶体管及其制造方法-CN201110100732.4有效
发明人：许高博;徐秋霞 -专利权人：中国科学院微电子研究所
申请日： 2011-04-21 - 公布日： 2012-10-24 - 主分类号： H01L29/78 文献下载
摘要：本申请公开了一种隧穿场效应晶体管及其制造方法，包括：半导体衬底；应变层，位于所述半导体衬底上；沟道区，位于所述半导体衬底和应变层中；栅堆叠，位于所述沟道区上，所述栅堆叠包括栅介质层和栅电极层，所述栅介质层位于沟道区上，所述栅电极层位于栅介质层上；源区和漏区，位于所述沟道区两侧且嵌入半导体衬底中，其中，部分源区延伸至所述栅堆叠下方；袋区，位于所述栅堆叠下方源区中并被源区所包裹，在靠近沟道区一侧，袋区与源区边沿重合并与沟道区相接
一种场效应晶体管及其制造方法

[发明专利]一种VDMOS器件的条形元胞结构及其制作方法-CN201310348186.5有效
发明人：魏峰;唐红祥;张新 -专利权人：无锡华润华晶微电子有限公司
申请日： 2013-08-09 - 公布日： 2017-03-15 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种VDMOS器件的条形元胞结构及其制作方法，所述条形元胞结构包括漏区；位于漏区上的外延层；位于所述外延层内的横向沟道、第一阱区、第二阱区以及嵌入在所述第一阱区中的第一源区、嵌入在所述第二阱区中的第二源区，其中，所述横向沟道包括沟道阱区和嵌入在沟道阱区中的沟道源区；位于所述外延层上的栅氧化层，所述栅氧化层完全覆盖所述横向沟道；位于所述栅氧化层上的多晶硅层，所述多晶硅层的长边方向与所述横向沟道垂直。本发明通过在多晶硅层下的外延层中增加垂直于多晶硅层的长边方向的横向沟道，增加了元胞结构的沟道宽度和面积，能够有效地降低导通电阻，提高电流导通能力。
一种 vdmos 器件条形结构及其制作方法

[实用新型]沟道型功率器件版图结构、半导体功率器件及电子设备-CN201922178796.0有效
发明人：肖婷;史波;吴佳蒙;曾丹;曹俊 -专利权人：珠海格力电器股份有限公司;珠海零边界集成电路有限公司
申请日： 2019-12-06 - 公布日： 2020-06-23 - 主分类号： H01L27/02 文献下载
摘要：本实用新型涉及半导体功率器件技术领域，特别涉及一种沟道型功率器件版图结构、半导体功率器件及电子设备。该沟道型功率器件版图结构包括：多个版图单元；每个版图单元具有栅极区以及四个环绕栅极区分布的沟道区；沿行方向或列方向，任意两个相邻的沟道区的沟道相互垂直。不论是行方向还是列方向，相邻的两个沟道区的沟道相互垂直，可以改善沟道结构的晶圆的应力分布，有利于消除晶圆的翘曲；而沟道区环绕栅极区设置，方便晶圆在测试中扎针，也方便晶圆的上芯封装。
沟道功率器件版图结构半导体电子设备

[发明专利]一种半导体器件及其制造方法-CN202010857806.8在审
发明人：吕寅准;高建峰;李俊杰;刘卫兵;卢一泓 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-08-24 - 公布日： 2022-02-25 - 主分类号： H01L29/78 文献下载
摘要：本发明公开一种半导体器件及其制造方法，涉及半导体制造技术领域，以解决在去除位于沟道区之间、以及沟道区与半导体衬底之间的牺牲层的过程中，损伤到源/漏区，降低半导体器件性能的技术问题。所述半导体器件包括：半导体衬底、有源区、栅堆叠和侧墙。有源区位于半导体衬底上，有源区包括沟道区、以及位于沟道区两侧的源/漏区。至少位于沟道区的侧壁的栅堆叠，以及位于栅堆叠两侧的侧墙。其中，沿着远离沟道区中心的方向，源/漏区的材料与沟道区的材料之间的刻蚀选择比逐渐增大。本发明还提供了一种半导体器件的制造方法。
一种半导体器件及其制造方法

[发明专利]半导体结构及其形成方法-CN202111501560.1在审
发明人：王楠 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-12-09 - 公布日： 2023-06-13 - 主分类号： H10B10/00 文献下载
摘要：一种半导体结构及其形成方法，包括：提供衬底，包括器件单元区，器件单元区的衬底顶部形成有多个沟道结构，相邻沟道结构之间形成有介电墙，沿第一方向，沟道结构所在的区域包括有效区和待切割区；去除待切割区的沟道结构；去除位于待切割区的侧部且覆盖沟道结构侧壁的介电墙；在衬底顶部形成横跨沟道结构、以及位于沟道结构之间的介电墙的伪栅结构；去除待切割区的沟道结构、以及去除位于待切割区的侧部且覆盖沟道结构侧壁的介电墙之后，在伪栅结构两侧的沟道叠层中形成源漏掺杂层，待切割区侧部的源漏掺杂层还沿第二方向延伸覆盖部分宽度的介电墙端面。
半导体结构及其形成方法

[发明专利]像素结构及显示装置-CN201610816672.9有效
发明人：蓝学新 -专利权人：厦门天马微电子有限公司;天马微电子股份有限公司
申请日： 2016-09-12 - 公布日： 2019-05-21 - 主分类号： H01L27/12 文献下载
摘要：一种像素结构包括：扫描线，所述扫描线具有分支结构；半导体图案，所述半导体图案与所述扫描线和所述分支结构相交，所述半导体图案包括：第一沟道区，位于所述扫描线下方；第二沟道区，位于所述分支结构下方；掺杂区，位于所述第一沟道区和所述第二沟道区两侧，其中，所述第二沟道区的宽度小于所述第一沟道区的宽度。
像素结构显示装置

[发明专利]石墨烯条带异质结双栅TFET及其开关特性提升方法-CN201810647726.2有效
发明人：王晶;封路;阮良浩;赵文生;张海鹏 -专利权人：杭州电子科技大学
申请日： 2018-06-22 - 公布日： 2021-06-01 - 主分类号： H01L29/739 文献下载
摘要：本发明的源区、漏区以及源区与漏区之间的沟道组成石墨烯条带异质结；沟道由沿源区至漏区方向排布的沟道一段和沟道二段组成；源区、沟道二段和漏区均为扶手椅型石墨烯纳米条带；沟道一段的条带延伸方向与扶手椅型石墨烯纳米条带的延伸方向成一夹角本发明在关态情况下，沟道一段沿器件长度方向为带隙扶手椅型石墨烯纳米条带，区域态密度为0，起到抑制关态电流的作用；开态情况下，沟道内有电流，沟道一段沿电流传输方向为锯齿型石墨烯条带，沟道一段内无带隙，促进电子在源区与沟道间的量子隧穿效应
石墨条带异质结双栅 tfet 及其开关特性提升方法