“栅绝缘薄膜”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果964836个，建议您升级VIP下载更多相关专利

[发明专利]阵列基底液晶显示装置和制作阵列基底的方法-CN200480003008.8无效
发明人：松浦由纪;石田有亲 -专利权人：东芝松下显示技术有限公司
申请日： 2004-08-12 - 公布日： 2006-03-08 - 主分类号： H01L29/786 文献下载
摘要：以小岛形状的多个多晶硅薄膜(71)形成的其上的玻璃基底(3)上，形成栅绝缘薄膜(15)。对在栅绝缘薄膜(15)上形成的第一金属层(72)做图形，以在面向产生薄膜晶体管(4，5)的栅绝缘薄膜(15)上形成栅电极(16)。在栅绝缘薄膜(15)上，形成第二金属层(73)，以覆盖栅电极(16)。在薄膜晶体管(4，5)的栅电极(16)上接线部分(17)。
阵列基底液晶显示装置制作方法

[发明专利]设计半导体器件的方法-CN02151717.7无效
发明人：民田浩靖 -专利权人：恩益禧电子股份有限公司
申请日： 2002-12-31 - 公布日： 2004-05-05 - 主分类号： H01L21/70 文献下载
摘要：在包括具有多个有不同厚度的栅绝缘薄膜的MOS晶体管的混合加载(mixed－loaded)型半导体器件中，用于具有栅绝缘薄膜厚度等于或小于预定厚度的MOS晶体管的触角标准比用于具有栅绝缘薄膜厚度大于预定厚度的特别是，用于具有栅绝缘薄膜厚度等于或小于2.6nm的MOS晶体管的触角标准比用于具有栅绝缘薄膜厚度大于2.6nm的MOS晶体管的触角标准要更宽松。
设计半导体器件方法

[发明专利]非易失性半导体存储器件-CN200810213079.0有效
发明人：有吉恵子;高岛章;菊地祥子;村冈浩一 -专利权人：株式会社东芝
申请日： 2008-08-28 - 公布日： 2009-03-04 - 主分类号： H01L29/788 文献下载
摘要：根据本发明的一个实例的非易失性半导体存储器件包括半导体区域，在半导体区域中分开地布置的源极/漏极区，布置在源极/漏极区之间的沟道区域上的隧道绝缘薄膜，布置在隧道绝缘薄膜上的浮栅电极，布置在浮栅电极上的电极间绝缘薄膜，以及布置在电极间绝缘薄膜上的控制栅电极。电极间绝缘薄膜包含La、Al和Si。
非易失性半导体存储器件

[发明专利]液晶显示面板及其制造方法-CN200710308339.8有效
发明人：林柄昊 -专利权人： LG.菲利浦LCD株式会社
申请日： 2007-12-29 - 公布日： 2008-11-05 - 主分类号： G02F1/1362 文献下载
摘要：本发明公开了一种通过在最底层同时形成栅极和像素电极以将钝化膜的沉积厚度降低到栅绝缘薄膜的厚度，从而减少在钝化膜沉积过程中生成的粒子的边缘场转换液晶显示面板，以及边缘场转换液晶显示面板的制造方法。该面板包括在衬底上形成的栅线；和栅线形成于同一层的像素电极；用于覆盖栅线和像素电极的栅绝缘薄膜；与栅线交叉形成的数据线，且在数据线和栅线之间设置有栅绝缘薄膜；在栅绝缘薄膜上形成的钝化膜以覆盖薄膜晶体管；以及与像素电极重叠形成的公共电极，且在公共电极和像素电极之间设置有栅绝缘薄膜和钝化膜。
液晶显示面板及其制造方法

[发明专利]薄膜装置-CN202011540862.5在审
发明人：桑原祐也;竹知和重 -专利权人：天马日本株式会社;武汉天马微电子有限公司
申请日： 2020-12-23 - 公布日： 2021-06-29 - 主分类号： H01L27/32 文献下载
摘要：提供了一种薄膜装置，包括：第一氧化物半导体薄膜晶体管，包括顶栅电极、第一金属氧化物薄膜以及位于顶栅电极和第一金属氧化物薄膜之间的顶栅绝缘薄膜；第二氧化物半导体薄膜晶体管，包括底栅电极、第二金属氧化物薄膜和位于底栅电极与第二金属氧化物薄膜之间的底栅绝缘薄膜；底栅绝缘层，其包括所述底栅绝缘薄膜；存储电容器，其配置为存储被施加于所述底栅电极的信号电压。
薄膜装置

[发明专利]薄膜晶体管衬底及其制造方法-CN200410005375.3有效
发明人：奥村展 -专利权人：日本电气株式会社
申请日： 2004-02-11 - 公布日： 2004-08-25 - 主分类号： H01L29/786 文献下载
摘要：提供一种薄膜晶体管衬底，包括第一薄膜晶体管和第二薄膜晶体管。第一薄膜晶体管包括第一激活层、第一栅极绝缘薄膜和第一栅电极。第二薄膜晶体管包括形成的第二激活层、第二栅极绝缘薄膜和第二栅电极。第二栅极绝缘薄膜的厚度大于第一栅极绝缘薄膜的厚度，第二激活层具有至少两个叠盖第二栅电极的杂质掺杂区域，第一激活层具有至少两个相对于第一栅电极以自对准方式形成的杂质掺杂区域，以及第二栅电极包括半导体层。
薄膜晶体管衬底及其制造方法

[发明专利]闪存器件的制造方法-CN200710149501.6无效
发明人：南相釪 -专利权人：东部高科股份有限公司
申请日： 2007-09-04 - 公布日： 2008-03-12 - 主分类号： H01L21/8247 文献下载
摘要：本发明涉及一种闪存器的制造方法，该方法增加一个单元中浮栅和控制栅之间的耦联率。该方法包括：在半导体衬底的有源区域上按序形成用于浮栅的隧道氧化物膜，多晶硅和第一绝缘薄膜；在所述第一绝缘薄膜上形成光刻胶来充当掩膜，以及使用所述光刻胶充当掩膜进行蚀刻工艺；在半导体衬底上，为了防止氧化，形成硬质掩膜沉积在第二绝缘薄膜上；使用硬质掩膜形成STI；氧化所述STI的侧壁并且缝隙填充STI；通过移除一直充当硬质掩膜的所述的第二绝缘薄膜硬质掩膜形成浮栅；并且在所述浮栅上按序形成ONO薄膜和控制栅
闪存器件制造方法

[发明专利]形成半导体器件的方法-CN93105438.9无效
发明人：山崎舜平;张宏勇;鱼地秀贵;安达广树;竹村保彦 -专利权人：株式会社半导体能源研究所
申请日： 1993-04-07 - 公布日： 2000-07-12 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种改进了的制造绝缘栅场效应晶体管的方法。该方法包括下列步骤在绝缘衬底上形成半导体薄膜，在所说半导体薄膜上形成栅绝缘薄膜，在所说的栅绝缘薄膜上形成栅电极，阳极氧化所说栅电极，以形成覆盖栅电极的外表面的氧化物薄膜，按相应的半导体薄膜给栅电极加负电压或正电压
形成半导体器件方法

[发明专利]CMOS器件叠层栅形成方法及其结构-CN200910237800.4无效
发明人：陈世杰;王文武;王晓磊;韩锴 -专利权人：中国科学院微电子研究所
申请日： 2009-11-19 - 公布日： 2011-05-25 - 主分类号： H01L29/51 文献下载
摘要：本发明提出了一种金属氧化物半导体MOS器件的栅介质结构，包括：在半导体衬底表面上形成的界面层薄膜；和在所述界面层薄膜表面之上形成的至少两层绝缘薄膜，其中，所述至少两层绝缘薄膜中的每一个都具有与其他相邻绝缘薄膜不同的元素组分和/或不同的浓度，且所述界面层薄膜和所述至少两层绝缘薄膜经过优化的退火工艺，所述优化的退火工艺与所述界面层薄膜和所述至少两层绝缘薄膜的元素组分和/或浓度相关，以达到希望的所述元素和/或浓度的分布。本发明通过按照一定顺序淀积多层不同材料组分或不同浓度的薄膜来形成MOS器件的叠层栅介质结构，然后通过优化的退火工艺以促使该叠层栅介质结构中的各种元素组分和浓度达到理想的分布状态。
cmos 器件叠层栅形成方法及其结构

[发明专利]一种离子束溅射薄膜高温应变片及其制备方法-CN202011339181.2在审
发明人：戚云娟;潘婷;高波;薛晓婷;蔺露;李莹 -专利权人：陕西电器研究所
申请日： 2020-11-25 - 公布日： 2021-04-06 - 主分类号： G01B7/16 文献下载
摘要：本发明公开了一种离子束溅射薄膜高温应变片及其制备方法，该离子束溅射薄膜高温应变片包括镍基合金基底、绝缘薄膜层、镍铬丝栅薄膜层、保护薄膜层以及电极薄膜；镍基合金基底、绝缘薄膜层、以及镍铬丝栅薄膜层从下到上依次层叠设置；电极薄膜和保护薄膜层均通过离子束溅射镀膜工艺沉积于镍铬丝栅薄膜层的顶部，电极薄膜和保护薄膜层同层设置；镍铬丝栅薄膜层由通过离子束溅射镀膜工艺沉积于绝缘薄膜层的镍铬薄膜层经过刻蚀形成；电极薄膜用于连接耐高温导线上述离子束溅射薄膜高温应变片能够在高温下进行稳定的测量工作。
一种离子束溅射薄膜高温应变及其制备方法

[发明专利]薄膜晶体管及制备方法、阵列基板及制备方法、显示面板-CN201710637890.0有效
发明人：苏同上;王东方;周斌;赵策;袁广才 -专利权人：京东方科技集团股份有限公司;合肥鑫晟光电科技有限公司
申请日： 2017-07-28 - 公布日： 2019-12-20 - 主分类号： H01L29/786 文献下载
摘要：本发明的实施例提供一种薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板，涉及显示技术领域，在薄膜晶体管的制作过程中，无需对栅绝缘薄膜进行大面积刻蚀。薄膜晶体管的制备方法，包括：在有源层上依次形成栅绝缘薄膜、栅金属薄膜和光刻胶；采用半色调掩模板对光刻胶进行曝光，光刻胶完全保留部分位于待形成栅极的区域，光刻胶完全去除部分位于光刻胶完全保留部分的两侧且位于有源层的上方，光刻胶半保留部分位于其他区域；采用刻蚀工艺对栅金属薄膜和栅绝缘薄膜进行刻蚀；去除光刻胶半保留部分，对光刻胶半保留部分对应的栅金属薄膜进行刻蚀，形成栅极，并去除所述光刻胶完全保留部分；形成层间绝缘层，源极和漏极
光刻胶保留薄膜晶体管刻蚀去除制备栅金属薄膜栅绝缘薄膜对栅源层绝缘层半色调掩模板金属薄膜绝缘薄膜刻蚀工艺显示面板阵列基板制作过程漏极源极曝光

[实用新型]一种U形沟道的半浮栅存储器-CN201420155245.7有效
发明人：刘伟;刘磊;王鹏飞 -专利权人：苏州东微半导体有限公司
申请日： 2014-04-01 - 公布日： 2014-10-29 - 主分类号： H01L27/115 文献下载
摘要：本实用新型涉及一种U形沟道的半浮栅存储器，包括：设有U形沟道区的第一种掺杂类型的半导体衬底；在所述U形沟道区之上设有第一层绝缘薄膜；第一层绝缘薄膜之上设有第一种掺杂类型的浮栅，该浮栅在靠近所述源区的一侧设有缺口；缺口的底部表面与源区和漏区的上表面处于同一平面上，缺口内设有控制栅，该控制栅延伸至漏区之上并覆盖所述竖直二极管；控制栅与浮栅、竖直二极管和漏区之间设有第二层绝缘薄膜，控制栅、第二层绝缘薄膜和竖直二极管组成一个以控制栅为栅极的竖直栅控二极管本实用新型的U形沟道的半浮栅存储器有效的降低浮栅与半导体衬底之间的寄生MOS管的漏电流，降低了半浮栅存储器的尺寸，提高了半导体存储器芯片的密度。
一种沟道半浮栅存储器

[发明专利]一种可低电压擦写的铁电有机晶体管非易失性存储器-CN201611103212.8有效
发明人：王伟 -专利权人：吉林大学
申请日： 2016-12-05 - 公布日： 2019-05-07 - 主分类号： H01L51/05 文献下载
摘要：本发明公开了一种可低电压擦写的铁电有机晶体管非易失性存储器，分为底栅和顶栅两类结构；其中，底栅结构从下到上依次由衬底、栅电极、夹心结构的栅介质层、有机半导体层及源漏电极组成；顶栅结构从下到上依次由衬底、源漏电极、有机半导体层、夹心结构的栅介质层及栅电极组成；所述的夹心结构的栅介质层为两层超薄的绝缘薄膜中间夹着超薄的铁电薄膜组成。铁电薄膜能在低的擦写电压下发生极化反转，利于在低电压下进行擦写操作。两层超薄的绝缘薄膜极大的抑制了因使用铁电薄膜而产生的栅泄露电流，能保证存储器的工作稳定性和可靠性。此外，插入在超薄铁电薄膜和有机半导体层之间的超薄绝缘薄膜能提升电荷在沟道内传输的迁移率，利于提升存储器的工作频率。
一种电压擦写有机晶体管非易失性存储器

[发明专利]一种隧穿场效应浮栅晶体管及其制造方法-CN201310554280.6在审
发明人：刘开锋;刘红元;其他发明人请求不公开姓名 -专利权人：苏州智权电子科技有限公司
申请日： 2013-11-11 - 公布日： 2014-02-19 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种隧穿场效应浮栅晶体管，它包括一个具有第一种掺杂类型的半导体衬底；在半导体衬底上形成的具有第二种掺杂类型的源极和漏极；在半导体衬底内形成的介于源极和漏极之间的一个沟道区域；在半导体衬底之上形成的覆盖整个沟道区域的第一层绝缘薄膜；在第一层绝缘薄膜之上形成的一个作为电荷存储节点的导电性的浮栅区；在浮栅区和沟道区域之间形成的p-n结二极管；在p-n结二极管与浮栅之间形成的薄栅氧层；覆盖在浮栅区之上的第二层绝缘薄膜；以及在第二层绝缘薄膜之上形成的控制栅极本发明通过在浮栅区与衬底p-n二极管区之间沉积薄栅氧层，形成新的浮栅晶体管，能够有效地采用高禁带宽度的氧化硅来阻碍浮栅内存储的电子逃逸。
一种场效应晶体管及其制造方法

[发明专利]包括有均匀分布的硅纳米点的栅的存储器的制造方法-CN200510071668.6无效
发明人：柳寅儆;郑守桓;柳元壹 -专利权人：三星电子株式会社
申请日： 2005-03-04 - 公布日： 2005-11-30 - 主分类号： H01L21/8239 文献下载
摘要：本发明提供了一种制造存储器的方法，该存储器包括具有均匀分布的硅纳米点的栅。该方法包括：在衬底上形成栅，该栅具有绝缘薄膜，还具有在该绝缘薄膜中顺序叠放并且以预定距离彼此隔开的纳米点层和导电薄膜图案；在衬底中形成源区和漏区；以及分别在源区和漏区形成第一和第二金属层。
包括均匀分布纳米存储器制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条