“控制时钟”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果5982318个，建议您升级VIP下载更多相关专利

[发明专利]触发单元的设计方法-CN202210107336.2有效
发明人：宋卫权;陈向东 -专利权人：杭州士兰微电子股份有限公司
申请日： 2022-01-28 - 公布日： 2022-12-20 - 主分类号： G06F30/33 文献下载
摘要：该设计方法包括：在数字电路中分析时钟控制信号的信号延迟；根据时钟控制信号的信号延迟，在多个不同类型的时钟门控电路中选择时钟门控电路；以及将至少一个边沿触发器和选择的时钟门控电路组合成触发单元，其中，多个不同类型的时钟门控电路根据时钟控制信号启用或屏蔽第一时钟信号以产生第二时钟信号，边沿触发器在第二时钟信号的边沿传输数据。该触发单元的设计方法根据时钟控制信号的延迟条件，从多个不同类型的时钟门控电路选择时钟门控电路，不仅可以消除时钟门控电路产生的时钟信号的毛刺，而且可以减少时钟门控电路的逻辑元件数量和降低时钟门控电路的功耗
触发单元设计方法

[发明专利]拼接显示屏的同步显示方法、时钟控制器及拼接显示屏-CN201410058868.7有效
发明人：于杨冰;胡巍浩;尹大根;廖燕平;邵喜斌;刘磊;何宗泽 -专利权人：北京京东方显示技术有限公司;京东方科技集团股份有限公司
申请日： 2014-02-20 - 公布日： 2014-06-04 - 主分类号： G09G3/36 文献下载
摘要：本发明公开了一种拼接显示屏的同步显示方法、时钟控制器及拼接显示屏，在拼接显示单元的当前帧的时钟控制信号与基准时钟控制信号的相位差超出预设的阈值范围时，生成比该相位差小的相位调节值，根据该相位调节值生成对应的拼接显示单元的下一帧的时钟控制信号，且该下一帧的时钟控制信号与基准时钟控制信号的相位差为该相位调节值，由于该方法是根据比相位差小的相位调节值生成下一帧的时钟控制信号，因此，当拼接显示单元的当前帧的时钟控制信号与基准时钟控制信号的相位差较大时，可以使生成的下一帧的时钟控制信号与当前帧的时钟控制信号之间的相位差较比现有方法小，从而避免发生信号跳变，改善各拼接显示单元的画面闪烁现象，提高显示效果。
拼接显示屏同步显示方法时钟控制器

[发明专利]一种工业控制系统本地时钟自适应调节方法-CN202110895709.2在审
发明人：钟珅;邵承启;江竹轩;李志勉;庞欣然 -专利权人：浙江中控技术股份有限公司
申请日： 2021-08-05 - 公布日： 2021-10-22 - 主分类号： G05B11/42 文献下载
摘要：本发明公开了一种工业控制系统本地时钟自适应调节方法，应用于配置一个主机架以及若干级联的从机架的工业控制系统，所述主机架及从机架上的板卡均设有时钟对时单元；控制器发送授时时间至系统内的板卡，第一时钟对时单元接收授时时间作为本地时钟，并基于本地时钟发送时钟对时数据包，时钟对时数据包通过级联的时钟对时单元返回第一时钟对时单元；第一时钟对时单元基于接收时钟对时数据包的源地址和第一对时数据，得到对应的板卡的传输延时，从而自适应的调节本地时钟；本发明提出的一种工业控制系统本地时钟自适应调节方法，不依靠控制系统组网结构或网络传输介质，自动计算授时时钟传输延时，自适应调节本地时钟，得到精确的本地时钟。
一种工业控制系统本地时钟自适应调节方法

[实用新型]一种服务器用高可靠性时钟控制系统-CN201820743630.1有效
发明人：杨洋 -专利权人：郑州云海信息技术有限公司
申请日： 2018-05-18 - 公布日： 2018-11-16 - 主分类号： G06F1/06 文献下载
摘要：本实用新型属于服务器技术领域，具体地说是一种服务器用高可靠性时钟控制系统。该实用新型的服务器用高可靠性时钟控制系统包括服务器系统主板、时钟控制板和若干时钟冗余模块，时钟控制板上设置有主时钟源、时钟切换芯片和存储器，主时钟源与时钟切换芯片、存储器分别连接，存储器与时钟切换芯片相连接，时钟切换芯片与服务器系统主板上的主板时钟拓扑模块相连接，且时钟切换芯片、存储器分别与服务器系统主板上的PCH模块相连接；若干时钟冗余模块分别与时钟切换芯片相连接。本实用新型的服务器用高可靠性时钟控制系统设计简单合理，可重用性高，能够有效的防止服务器发生宕机，从而提高服务器工作稳定性，具有良好的推广应用价值。
时钟切换时钟控制系统芯片存储器高可靠性服务器系统主板本实用新型时钟控制时钟冗余服务器服务器技术工作稳定性服务可重用性拓扑模块主板时钟主时钟源时钟源宕机

[发明专利]一种倒计时钟表笔袋-CN201110255959.6无效
发明人：周佳如 -专利权人：同济大学附属七一中学
申请日： 2011-08-31 - 公布日： 2013-03-13 - 主分类号： A45C15/08 文献下载
摘要：本发明公开了一种倒计时钟表笔袋，包括笔袋，所述笔袋上设有数字时钟，所述数字时钟上方设有指示灯，所述数字时钟下方设有控制开关，所述数字时钟与指示灯为电连接，所述数字时钟与控制开关为电连接。本发明采用数字时钟与控制开关的设置倒计时时间，启动数字时钟提醒使用者，具有实用性。
一种倒计时钟表

[发明专利]同步时钟的切换方法及装置、存储介质及电子设备-CN202010811858.1有效
发明人：路向阳;全清华;郝波;申超群;任懋华;周学勋;陆琦 -专利权人：中车株洲电力机车研究所有限公司
申请日： 2020-08-13 - 公布日： 2021-11-23 - 主分类号： H04J3/06 文献下载
摘要：本申请提供了一种同步时钟的切换方法及装置、存储介质及电子设备，该方法包括：监测通信控制系统是否发生通信故障，当监测到通信控制系统发生通信故障时，从预先设置的多个备主时钟中确定优先级最高的备主时钟，将优先级最高的备主时钟代替当前的最佳主时钟作为通信控制系统新的最佳主时钟由于预先设置多个备主时钟，并为每个备主时钟设置优先级，当通信控制系统发生通信故障时，将优先级最高的备主时钟代替当前的最佳主时钟作为新的最佳主时钟，而不需要对时钟源信息进行多次比较，从而提高时钟切换的效率
同步时钟切换方法装置存储介质电子设备

[发明专利]显示测试图形在线时钟更新方法-CN200910035219.4无效
发明人：杨晓伟;李晓华;张宇宁;雷威 -专利权人：东南大学
申请日： 2009-09-15 - 公布日： 2010-02-24 - 主分类号： G06F1/08 文献下载
摘要：显示测试图形在线时钟更新方法是一种适用于多种显示器显示测试图形的自动控制时钟更新方法。该更新方法是由上位机PC控制流程1、下位机USB模块、FPGA主控、时钟模块运行流程2组成。上位机控制通道选择、时钟设定、时钟计算、误差判断、方案选择、数据传输、数据校验；下位机运行接收上位机时钟数据、以I²C总线时序向时钟芯片写入时钟数据，以I²C总线时序从时钟芯片读出时钟数据，向上位机发送时钟数据以校验数据传输的正确性。在上位机界面的控制下，三个时钟信号通道CLK_A、CLK_B、CLK_C输出不同或相同频率的更新时钟信号。
显示测试图形在线时钟更新方法

[发明专利]延迟锁定回路电路-CN200610107595.6无效
发明人：崔勋 -专利权人：海力士半导体有限公司
申请日： 2006-07-26 - 公布日： 2007-04-04 - 主分类号： G11C7/10 文献下载
摘要：本发明提供一种具有正常模式及省电模式的同步存储器器件，其包括省电模式控制器，用于响应于时钟使能信号而产生省电模式控制信号，进而确定省电模式的起始或终止。时钟缓冲单元响应于该省电模式控制信号而缓冲外部时钟信号，且输出第一内部时钟信号及第二内部时钟信号。时钟选择单元基于该省电模式控制信号而选择该第一内部时钟信号及该第二内部时钟信号中的一个，以将选定信号作为中间输出时钟信号予以输出。相位更新单元通过使用该中间输出时钟信号而执行相位更新操作，以输出延迟锁定回路(DLL)时钟信号，该第一内部时钟信号的频率不同于该第二内部时钟信号的频率。
延迟锁定回路电路

[发明专利]时钟配置的测试方法、装置、介质及电子设备-CN202211127836.9在审
发明人：汤志锋;吴雄鹏 -专利权人：厦门紫光展锐科技有限公司
申请日： 2022-09-16 - 公布日： 2022-12-09 - 主分类号： G06F11/22 文献下载
摘要：本发明提供了一种时钟配置的测试方法、装置、介质及电子设备。测试方法包括：获取时钟驱动配置文件，时钟驱动配置文件包括芯片中各个时钟通路的控制寄存器的信息；解析时钟驱动配置文件，得到各个时钟的时钟标识、每个时钟标识对应的时钟频率参数和控制寄存器的配置参数；测试每个时钟标识对应的控制寄存器的配置参数和时钟频率参数是否正确采用该测试方法和通过应用该测试方法的装置、介质及电子设备均可实现对时钟配置参数进行逐项测试，实现对时钟配置的完整性、正确性的校验。
时钟配置测试方法装置介质电子设备

[发明专利]一种基于GPS北斗秒脉冲快速时钟锁定系统和方法-CN201711436599.3在审
发明人：白皓 -专利权人：上海创远仪器技术股份有限公司
申请日： 2017-12-26 - 公布日： 2019-02-01 - 主分类号： G01S19/25 文献下载
摘要：本发明公开了一种基于GPS北斗秒脉冲快速时钟锁定系统和方法，所述系统包括：GPS/北斗接收模块，用于通过天线接收卫星信号，产生秒脉冲，发送给控制模块；本地时钟模块，用于产生本地时钟信号，受控制模块控制，并发送本地时钟信号给控制模块；控制模块，用于进行算法处理，并产生控制信号，通过DAC控制本地时钟模块，控制模块为FPGA或单片机；DAC，用于将控制模块发出的控制信号转换为控制电压控制本地时钟模块。本发明通过简单的算法和结构，实现本地时钟与GPS/北斗秒脉冲的快速锁定，结构简单，成本较低，锁定速度快。
控制模块秒脉冲时钟模块北斗快速时钟时钟信号锁定北斗接收模块产生控制信号控制电压控制信号快速锁定算法处理天线接收卫星信号单片机算法发送转换

[发明专利]总线系统控制节点主备切换的时钟同步方法及装置-CN202011619470.8有效
发明人：史兢;邵枝晖 -专利权人：北京神经元网络技术有限公司
申请日： 2020-12-30 - 公布日： 2022-08-19 - 主分类号： H04L12/40 文献下载
摘要：本申请提出一种高速控制总线系统控制节点主备切换的时钟同步方法，包括：接收主控制节点发送的导频；根据导频计算备份控制节点与主控制节点之间的实时时钟偏差；根据实时时钟偏差更新备份控制节点的时钟偏差值；在识别出主控制节点故障后，停止更新备份控制节点的时钟偏差值；切换备份控制节点取代主控制节点；向终端节点发送导频。根据本申请的技术方案，使得全网终端节点从与主控制节点时钟同步平滑切换到与备份控制节点的时钟同步，从而实现全网所有节点的正常通信。
总线系统控制节点切换时钟同步方法装置

[发明专利]用于控制频率同步的方法和设备-CN201210166876.4有效
发明人：肯尼斯·哈恩;米科·劳莱宁 -专利权人：特拉博斯股份有限公司
申请日： 2012-05-25 - 公布日： 2012-11-28 - 主分类号： H04J3/06 文献下载
摘要：本发明公开了一种用于控制频率同步的方法和设备。一种用于控制频率同步的设备，包括：处理器（101），该处理器（101）用于基于接收到的定时消息来控制频率控制时钟信号，以在频率控制时钟信号与基准时钟信号之间实现频率锁定。为了找出已经经历了类似的传输延迟并且从而适用于频率控制的这样的定时消息的目的，处理器被配置成：基于定时消息来控制相位控制时钟信号，以在相位控制时钟信号与基准时钟信号之间实现相位锁定，并且基于与该相位控制相关的相位误差指示符来选择要用于频率控制的定时消息因此，相位控制时钟信号是用于执行频率控制的辅助时钟信号。
用于控制频率同步方法设备

[发明专利]具有两个反馈环路的时钟倍增器-CN98105998.8无效
发明人：小久保正一;渡边充博 -专利权人：冲电气工业株式会社
申请日： 1998-04-15 - 公布日： 1999-01-20 - 主分类号： H03L7/08 文献下载
摘要：一种时钟倍增器,利用两个反馈环路,根据输入时钟信号的频率来控制输出时钟信号的频率;第一反馈环路在输入时钟信号的固定数目初始周期期间起动,计数输出时钟信号在输入时钟信号的每个周期期间的周期,并根据所得计数值控制输出时钟频率;第二反馈环路用在固定初始周期以后,对输出时钟信号分频,并根据所获得分频信号与输入时钟信号之间的相位差来控制输出时钟频率。
具有两个反馈环路时钟倍增器

[发明专利]时钟产生电路、收发器以及时钟产生方法-CN200910179279.3有效
发明人：颜敬贤 -专利权人：慧荣科技股份有限公司
申请日： 2009-09-25 - 公布日： 2011-04-27 - 主分类号： H03K3/02 文献下载
摘要：本发明涉及一种时钟产生电路，包含有：一相位侦测器用来侦测一输入时钟与一参考时钟的一相位差以产生一控制信号；一滤波器耦接于该相位侦测器，用来对该控制信号进行滤波操作以产生一滤波控制信号；一可控制振荡器耦接于该滤波器，用来依据该滤波控制信号来产生多个输出时钟；一相位选择器耦接于该可控制振荡器，用来依据一相位选择信号来从该多个输出时钟中选取一输出时钟来做为一延授时钟；以及一延授电路耦接于该相位侦测器与该相位选择器，用来依据该延授时钟产生该输入时钟本发明还涉及一种收发器以及时钟产生方法。本发明通过控制一相位选择器来选择多个输出时钟中之一作为一延授时钟以合成一精确同步于一数据信号的输出时钟，节省了成本。
时钟产生电路收发以及方法

[实用新型]一种信号发生器-CN201521010558.4有效
发明人：孙敏;宋烨曦;杨光 -专利权人：四川九洲电器集团有限责任公司
申请日： 2015-12-08 - 公布日： 2016-04-20 - 主分类号： H03L7/16 文献下载
摘要：本申请公开了一种信号发生器，包括：控制单元；时钟信号发生器，与所述控制单元相连，其中，所述控制单元控制所述时钟信号发生器产生第一时钟信号；频率合成器，与所述控制单元及所述时钟信号发生器相连，其中，所述时钟信号发生器将所述第一时钟信号发送至所述频率合成器，所述频率合成器基于所述第一时钟信号，生成第一信号以及第二时钟信号，所述第一时钟信号为所述频率合成器的时钟信号，所述第二时钟信号为所述控制单元的时钟信号，所述频率合成器将所述第二时钟信号发送至所述控制单元
一种信号发生器