“控制时钟”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果5982318个，建议您升级VIP下载更多相关专利

[发明专利]改善GOA电路电磁辐射的驱动装置及其方法-CN201910358129.2在审
发明人：杨铮 -专利权人：深圳市华星光电半导体显示技术有限公司
申请日： 2019-04-30 - 公布日： 2019-07-23 - 主分类号： G09G3/20 文献下载
摘要：本揭示提供一种改善GOA电路电磁辐射的驱动装置，包括：时序控制器、电平转换器、GOA控制电路，时序控制器用于调整初始时钟信号的占空比并输出该初始时钟信号，电平转换器与时序控制器连接，用于将接收到的初始时钟信号进行电平转换，获得目标时钟信号，GOA控制电路与电平转换器连接，用于接收目标时钟信号，所述目标时钟信号会在时钟频率的各个倍频点处产生谐波能量，GOA控制电路根据目标时钟信号驱动显示面板以产生电流。通过调整GOA控制电路中时钟信号的占空比，能调整其谐波能量的分布，改变对应的不同倍率的高次谐波能量的大小，进而降低其与机芯板部分的相应频率点的总能量，使其整体满足电磁辐射的标准。
控制电路初始时钟信号目标时钟信号电平转换器时序控制器电磁辐射驱动装置时钟信号谐波能量电平转换高次谐波接收目标驱动显示时钟频率机芯板频率点占空比总能量倍频输出

[发明专利]一种基于时间交织ADC的通道随机化电路及方法-CN202111369410.X在审
发明人：王翊舟;刘璐;徐代果;朱璨;蒋和全;李儒章;王健安;陈光炳;付东兵;俞宙;张正平 -专利权人：重庆吉芯科技有限公司
申请日： 2021-11-18 - 公布日： 2022-03-25 - 主分类号： H03M1/12 文献下载
摘要：本发明提出一种基于时间交织ADC的通道随机化电路及方法，包括：通道选择模块，用于根据主时钟和生成的随机数输出M个时钟接收控制信号和经过编码后的N个数据接收控制信号；多相时钟分配模块，用于根据采样主时钟生成N个多相时钟，并根据所述时钟接收控制信号对所述多相时钟进行重分配，输出M个重分配时钟信号；时间交织ADC模块，用于根据所述重分配时钟信号输出M个输出数据以及对应数量的通道量化完成信号；可调延时模块，用于设置所述数据接收控制信号延时大小；以及，时序分配控制模块，用于根据延时后的数据接收控制信号和所述通道量化完成信号控制所述输出数据按照时间顺序依次排列输出。
一种基于时间交织 adc 通道随机化电路方法

[发明专利]控制系统、水雷控制系统及用于水雷引信走时校准方法-CN202211431811.8在审
发明人：黄鹏;邱涛;张英杰;王星宇;王伟 -专利权人：宜昌测试技术研究所
申请日： 2022-11-16 - 公布日： 2023-05-30 - 主分类号： G05B19/042 文献下载
摘要：本发明涉及电子电路技术领域，特别是涉及一种控制系统、水雷控制系统及用于水雷引信走时校准方法。包括时钟芯片控制上电电路、时钟芯片电路以及单片机，所述时钟芯片控制上电电路用于输出上电信号至所述时钟芯片电路，所述时钟芯片电路用于输出中断信号至所述单片机，所述单片机用于输出控制信号至所述时钟芯片控制上电电路本发明的水雷引信走时校准方法包括控制系统，在实现不靠外部设备的条件下，水雷在水下服役过程中，能定时检查硬件时钟芯片走时的状态。而且解决了因硬件时钟芯片失效或走时精度不满足要求时，能自适应校准硬件时钟芯片，保证了水雷安全定时和灭雷定时功能和性能。
控制系统水雷用于引信走时校准方法

[发明专利]一种应用MTJ的全减器-CN202110821028.1有效
发明人：王晨旭;宫月红;罗敏;王新胜;常亮;蔡济济;石薇 -专利权人：哈尔滨工业大学(威海);山东交通学院;中国科学院微小卫星创新研究院
申请日： 2021-07-20 - 公布日： 2022-11-25 - 主分类号： G11C16/06 文献下载
摘要：本发明的一种应用MTJ的全减器，所述全减器包括1位全减器、两个写入电路和两个时钟逻辑控制电路；两个时钟逻辑控制电路输出的时钟信号同时发送两个写入电路；时钟逻辑控制电路均采用或非门电路实现；所述时钟逻辑控制电路的三个输入包括全减器工作时钟、正/反向写入的使能控制信号和正/反向写入的输入时钟信号。本发明通过加入控制门对写入电路的时钟进行控制，减少了写入电路时钟电源电压方向MOS管数量，达到降低写入功耗的目的。
一种应用 mtj 全减器

[发明专利]集群时钟管理系统及管理方法-CN201710863048.9有效
发明人：许文龙;陈昕;张春天;王志伟 -专利权人：烽火通信科技股份有限公司
申请日： 2017-09-22 - 公布日： 2019-04-16 - 主分类号： H04J3/06 文献下载
摘要：本发明公开了一种集群时钟管理系统及管理方法，涉及多框集群路由器领域，包括时钟接口，其包括时钟状态上行接口和时钟控制下行接口。多框路由器集群，其划分为多个时钟子网元，每个时钟子网元均设有一个采集时钟状态信息的交换框。定时源模块，其包括从时钟子网元的交换框引入的第一定时源和第二定时源。时钟控制平面，其用于得到时钟规划拓扑图并生成和下发时钟配置。时钟控制平面收集时钟状态信息，并生成时钟运行拓扑图，若时钟规划拓扑图和时钟运行拓扑图不同，重新计算得到新的时钟规划拓扑图，实现第一定时源和第二定时源之间的切换以及交换框之间时钟路径的切换。本发明能实现多框路由器集群的整体时钟同步和时钟路径保护。
集群时钟管理系统方法

[发明专利]DLL控制电路及控制方法-CN202010754773.4在审
发明人：谢文平 -专利权人：云知声智能科技股份有限公司;厦门云知芯智能科技有限公司
申请日： 2020-07-30 - 公布日： 2020-10-27 - 主分类号： H03L7/08 文献下载
摘要：本发明提供了一种DLL控制电路，包括：第一可变延时电路对输入时钟信号进行延时，得到第一时钟信号；延时电路对第一时钟信号进行延时，得到第二时钟信号；相位采样触发器对第一时钟信号的电平和第二时钟信号的电平进行采样，根据第一时钟信号和第二时钟信号的电平，得到多个输出值；鉴相器比较电路相位采样触发器输出的多个输出值，得到第一控制信号或者第二控制信号；延迟控制电路根据第一控制信号，控制第一可变延时电路增加延时或者根据第二控制信号减少延时；第二可变延时电路根据输入时钟信号的周期值和相位移位选择输入值，得到相位移位后的时钟信号。由此，通过数字电路实现对时钟信号的移相。
dll 控制电路控制方法

[发明专利]控制系统、方法、装置、电子设备及可读存储介质-CN202211261017.3在审
发明人：田立良 -专利权人：苏州浪潮智能科技有限公司
申请日： 2022-10-14 - 公布日： 2023-03-07 - 主分类号： G06F1/06 文献下载
摘要：本发明实施例提供了一种控制系统、方法、装置、电子设备及可读存储介质。该控制系统应用于服务器，控制系统包括：时钟产生器和侦测模块；在时钟产生器中，多个时钟信号输出管脚分别通过线路与对应的多个控制管脚相连接，构成时钟产生器中的多条差分信号线；侦测模块与时钟产生器中的多条差分信号线相连接；侦测模块，用于侦测时钟产生器中的差分信号线是否构成一个完整的回路，得到侦测结果；根据侦测结果，返回结果信号至时钟产生器；时钟产生器，用于根据接收到的结果信号，控制差分信号线对应的时钟信号输出管脚是否输出时钟信号通过本实施例的控制系统，可以自动控制时钟信号是否输出，实现在降低产品功耗的同时，提高产品的电磁兼容性能。
控制系统方法装置电子设备可读存储介质

[实用新型]一种芯片內部产生的自动调节频率的振荡时钟-CN201220631010.1有效
发明人：不公告发明人 -专利权人：无锡来燕微电子有限公司
申请日： 2012-11-26 - 公布日： 2013-06-12 - 主分类号： H03B5/04 文献下载
摘要：本实用新型所述一种芯片內部产生的自动调节频率的振荡时钟，至少包括振荡时钟发生器,用来控制不同频率时钟的编程控制器，和定时记数器。所述用来控制不同频率时钟的编程控制器输出的控制信号直接连接到振荡时钟发生器。所述的振荡时钟信号是由振荡时钟发生器产生。所述的振荡时钟信号输出到外面给芯片的不同部分用。所述的振荡时钟信号连接到定时记数器的时钟输入端，来调节定时记数器的记数多少。所述的定时记数器的记数连接到比较器跟标准的性能进行比较，产生反馈信号给稳定振荡时钟的逻辑控制单元，来自动决定振荡时种的频率是否符合要求，是不是要进行一次编程（trim）通过编程控制器。
一种芯片产生自动调节频率振荡时钟

[发明专利]一种微控制器的时钟信号生成方法、装置及微控制器-CN201310233438.X在审
发明人：谢韶波;乔爱国 -专利权人：深圳市芯海科技有限公司
申请日： 2013-06-13 - 公布日： 2013-10-09 - 主分类号： H03B5/04 文献下载
摘要：本发明适用于控制器领域，尤其涉及一种微控制器的时钟信号生成方法、装置及微控制器，微控制器接收RC振荡电路输出的时钟信号；与此同时，接收温度检测电路检测出的环境温度，根据所述环境温度，校正所述时钟信号的时钟频率；与此同时，接收电压检测电路检测出的电压，根据所述电压，校正所述时钟信号的时钟频率；从而，本发明根据环境温度变化、RC振荡器的工作电压变化，实时校正RC振荡器输出的时钟信号的时钟频率以满足微控制器所需的时钟频率，有效地保证微控制器以同一频率正常工作。
一种控制器时钟信号生成方法装置

[发明专利]图像形成装置-CN201410412306.8有效
发明人：伊藤隆行 -专利权人：柯尼卡美能达株式会社
申请日： 2014-08-20 - 公布日： 2017-05-31 - 主分类号： G03G15/00 文献下载
摘要：一种图像形成装置，具备时钟供应电路，切换时钟频率而供应时钟信号；第一CPU，与时钟信号同步而处理图像数据；以及第二CPU，与时钟信号同步而进行计时处理，决定一系列的控制的动作定时，在图像数据的处理负荷高时提高时钟频率，在图像数据的处理负荷低时降低时钟频率。第二CPU切换计时方法，使得不会由于时钟频率的切换而动作定时发生变动，并且在时钟频率的切换前完成一系列的控制之中的一个控制，在切换之后开始下一个控制。
图像形成装置

[发明专利]电子装置的省电控制电路及其省电方法-CN200410028382.5有效
发明人：周书弘 -专利权人：威盛电子股份有限公司
申请日： 2004-03-11 - 公布日： 2004-10-27 - 主分类号： G05B19/04 文献下载
摘要：一种电子装置的省电控制电路，具有电源控制电路、振荡器、时钟产生器、保留电路和多任务致能模块。当此电子装置要进入省电模式时，停止产生振荡器所产生的振荡时钟信号和时钟产生器所产生的工作时钟信号。因为数字时钟信号是由振荡时钟信号或是工作时钟信号而产生，所以也会停止产生数字时钟信号。并且还可以利用电源控制电路控制振荡器、时钟产生器、或多任务致能模块的信号，顺带关闭电子装置中的快闪只读存储器。
电子装置控制电路及其方法

[发明专利]电子装置的省电控制电路及其省电方法-CN200310124733.8无效
发明人：周书弘 -专利权人：威盛电子股份有限公司;东芝公司
申请日： 2003-12-26 - 公布日： 2005-05-18 - 主分类号： G06F1/32 文献下载
摘要：一种电子装置的省电控制电路，具有电源控制电路、振荡器、时钟产生器、保留电路和多任务致能模块。当此电子装置要进入省电模式时，停止产生振荡器所产生的振荡时钟信号和时钟产生器所产生的工作时钟信号。因为数字时钟信号是由振荡时钟信号或是工作时钟信号而产生，所以也会停止产生数字时钟信号。并且还可以利用电源控制电路控制振荡器、时钟产生器、或多任务致能模块的信号，顺带关闭电子装置中的快闪只读存储器。
电子装置控制电路及其方法

[实用新型]时钟信号发生器电路-CN201620709338.9有效
发明人： D·马格诺尼 -专利权人：意法半导体股份有限公司
申请日： 2016-05-30 - 公布日： 2017-04-12 - 主分类号： H03K3/017 文献下载
摘要：根据本实用新型实用新型提供一种时钟信号发生器电路。时钟信号发生器电路被配置为生成从输入时钟信号得到的输出时钟信号，包括单稳态级，具有被设计为接收所述输入时钟信号的时钟输入端、被设计为接收控制信号的控制输入端以及被设计为供应所述输出时钟信号的输出端，所述输出时钟信号具有根据所述控制信号可变的占空比；以及反馈回路，可操作地耦合到所述单稳态级并且被配置为根据所述输出时钟信号的占空比的期望值和检测值生成所述控制信号。
时钟信号发生器电路

[发明专利]基于精度补偿的微控制器时钟装置和电子设备-CN202310036095.1在审
发明人：张传溢;邰晓鹏;施乐;郎洪松 -专利权人：深圳市汇春科技股份有限公司
申请日： 2023-01-10 - 公布日： 2023-04-28 - 主分类号： H03K3/011 文献下载
摘要：本申请涉及振荡器领域，公开了一种基于精度补偿的微控制器时钟装置和电子设备。该装置通过电流镜单元产生并分别复制输出两组充电电流、补偿电流和偏置电流；充电电流用于为充放电振荡单元的电容充电，偏置电流用于为比较单元供电；比较单元产生互补时钟信号，以使得逻辑控制单元对互补时钟信号进行逻辑处理，生成充电控制信号和补偿控制信号；充放电振荡单元根据充电控制信号，以控制对电容的充放电，进而振荡产生时钟信号；根据补偿控制信号，通过补偿电流对时钟信号进行精度补偿。本申请实施例通过互补时钟信号以生成充电控制信号和补偿控制信号，进而实现对时钟信号的补偿控制，提高了时钟信号的精度。
基于精度补偿控制器时钟装置电子设备

[发明专利]自定时电路与静态随机存取存储器-CN202310919707.1在审
发明人：马自贵;马亚奇;郑君华;顾昌山 -专利权人：合芯科技（苏州）有限公司;合芯科技有限公司
申请日： 2023-07-25 - 公布日： 2023-10-27 - 主分类号： G11C7/22 文献下载
摘要：本申请提供了一种自定时电路与静态随机存取存储器，涉及半导体技术领域，该自定时电路包括内部时钟生成模块与内部控制信号生成模块，其中，内部时钟生成模块包括控制单元与时钟生成单元，控制单元包括反馈回路；该反馈回路被配置为接收外部时钟信号、第一反馈信号、第二反馈信号以及读写控制信号，并基于接收到的上述各信号，输出控制信号；时钟生成单元被配置为基于上述控制信号生成内部时钟信号；内部控制信号生成模块被配置为基于上述内部时钟信号，生成内部控制信号；其中，上述第一反馈信号为上述内部控制信号，上述第二反馈信号为上述控制信号。本申请能够提升自定时电路生成内部时钟信号的速度。
定时电路静态随机存取存储器