“延时锁存器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9151619个，建议您升级VIP下载更多相关专利

[发明专利]脉冲触发器电路-CN201811497747.7有效
发明人：石瑞恺;杨梁 -专利权人：龙芯中科技术股份有限公司
申请日： 2018-12-07 - 公布日： 2023-01-24 - 主分类号： H03K3/53 文献下载
摘要：本发明实施例提供一种脉冲触发器电路，包括延时单元、第一锁存器、第二锁存器和比较单元，其中，所述延时单元与所述第一锁存器连接，所述比较单元分别与所述第一锁存器和所述第二锁存器连接，所述第一锁存器和所述第二锁存器连接，以使所述第一锁存器和所述第二锁存器构成脉冲触发器；当测试使能信号为第一信号时，所述延时单元用于控制所述第一锁存器和所述比较单元的输出信号恒定；当所述测试使能信号为第二信号时，所述比较单元用于根据所述第一锁存器和所述第二锁存器的输出确定时序检测结果降低了脉冲触发器电路的功耗。
脉冲触发器电路

[发明专利]一种抗单粒子翻转与瞬态效应延时可调锁存器-CN201310188754.X有效
发明人：杨海钢;李天文;蔡刚;秋小强 -专利权人：中国科学院电子学研究所
申请日： 2013-05-21 - 公布日： 2017-03-29 - 主分类号： H03K19/094 文献下载
摘要：本发明公开了一种抗单粒子翻转与瞬态效应延时可调锁存器，该锁存器包括第一延时单元、第二延时单元、第一锁存单元、第二锁存单元和第三锁存单元。本发明通过调节延时单元偏置电压可分别改变第一延时单元与第二延时单元的延时，从而改变锁存器数据信号的建立时间，有效降低、甚至避免因发生在输入数据信号通路中的单粒子瞬态效应而引起的错误数据锁存；本发明通过引入冗余存储节点，在一个节点翻转时可以通过反馈从另外两个锁存单元恢复该节点电压。综上，本发明可在普通商用工艺条件下实现抗单粒子翻转，并通过可调延时单元改变锁存器建立时间，使数据路径上的瞬态效应得到有效抑制。
一种粒子翻转瞬态效应延时可调锁存器

[发明专利]一种基于延时的双轨预充逻辑触发器-CN201510005000.5有效
发明人：吴梅梅;贾嵩;王妍;陈彦杰 -专利权人：中国传媒大学
申请日： 2015-01-05 - 公布日： 2017-04-19 - 主分类号： H03K3/02 文献下载
摘要：本发明公开一种基于延时的双轨预充逻辑触发器，包括第一级数据转换器、第二级主锁存器以及第三级从锁存器，所述第一级数据转换器将基于延时的双轨预充逻辑信号DDPL转换为基于灵敏放大器的逻辑信号SABL，所述第二级主锁存器对所述基于灵敏放大器的逻辑信号SABL的延时信号进行采集和锁存；所述第三级从锁存器对所述第二级主锁存器输出信号的延时信号进行采集并锁存。对于本发明中第一级数据转换器单独仿真，相对于现有技术的结构，延时缩短了49％，能识别的最小延时缩小到小于0.1ps；对于本发明中第二级主锁存器单独仿真，相对于现有技术的结构，延时最大缩短38.4％；另外本发明的触发器在速度、功耗、功耗平衡性方面相对于现有技术中的触发器都有了较大的提高。
一种基于延时双轨逻辑触发器

[发明专利]数字电路输出锁死或无输出故障的测试方法-CN201610738255.7有效
发明人：陈文豪;赖作镁 -专利权人：中国电子科技集团公司第十研究所
申请日： 2016-08-26 - 公布日： 2019-03-19 - 主分类号： G01R31/317 文献下载
摘要：本发明通过下述技术方案予以实现：在同或比较器的两路输入端分别电连接锁存器1和通过延时器串联的锁存器2；同或比较器对来自数字电路系统上器件当前时刻输出的数据信号，首先通过延时电路串联的锁存器2构成的延时与锁存电路，将输入的当前数据延时一个时刻后送入锁存器2进行锁存；同或比较器将锁存器2前一时刻锁存数据与锁存器1当前输出时刻锁存数据进行同或运算比较，判断连续多次比较结果是否一致，不一致则表示电路输出正常，一致则表示数字电路输出出现固定故障和开路故障
数字电路输出故障测试方法

[发明专利]用于控制异步电路间数据传输的同步电路控制器-CN98101827.0无效
发明人：右田贵久 -专利权人：恩益禧电子股份有限公司
申请日： 1998-05-06 - 公布日： 2004-06-16 - 主分类号： H04L7/00 文献下载
摘要：一种同步电路控制器，其包括：一延时部件，用于将数据按预定延迟时间延时，输出相应的延时数据；一个锁存部件，用于锁存每一个与时钟CK2同步的数据，并输出锁存数据；一台比较器电路，用于按延时升序分别对锁存数据进行相互比较；以及一个选择器电路6，用于响应比较信号的控制而选择某一数据作为同步数据。
用于控制异步电路数据传输同步控制器

[实用新型]手机光电防盗报警器-CN200820033819.8无效
发明人：汤崇远;高伟 -专利权人：河海大学
申请日： 2008-04-08 - 公布日： 2009-01-14 - 主分类号： G08B13/18 文献下载
摘要：本实用新型涉及一种手机光电防盗报警器，其特征是它包括有延时器(1)、光电开关(3)、锁存器(4)、密码锁(5)、延时器(2)和喇叭(6)，延时器(1)的信号输入端连光电开关(3)的信号输入端，光电开关(3)的信号输出端与锁存器(4)的一个信号输入端连接，锁存器(4)的信号输出端与延时器(2)的一个信号输入端连接，延时器(2)的信号输出端连接喇叭(6)，密码锁(5)的信号输出端同时连接到锁存器(4)和延时器本实用新型可以当场及时报警，可有效避免手机被盗，同时还采用了电子密码锁以区别是自己使用还是属于被盗，结构简单实用。
手机光电防盗报警器

[发明专利]一种电荷泵系统及非易失存储器-CN201811109494.1在审
发明人：魏胜涛;刘亚平;刘铭 -专利权人：北京兆易创新科技股份有限公司;合肥格易集成电路有限公司
申请日： 2018-09-21 - 公布日： 2020-03-31 - 主分类号： H03L7/089 文献下载
摘要：本发明实施例提供了一种电荷泵系统和非易失存储器，该系统包括：振荡器单元、第一电荷泵单元、第二电荷泵单元；第一延时反相锁存电路的输出端与第二延时反相锁存电路的输入端、第一电荷泵单元的输入端连接；第二延时反相锁存电路的输出端与反相器的输入端、第二电荷泵单元的输入端连接；第一延时反相锁存电路包括第一锁存使能端，第二延时反相锁存电路包括第二锁存使能端；第一锁存使能端与第一锁存使能端连接；第一电荷泵单元的输出端与第二电荷泵单元的输出端连接。本发明实施例中，将振荡器单元的两路无毛刺的时钟信号分别输入到第一电荷泵单元和第二电荷泵单元，使得系统响应速度非常快，且由于时钟信号无毛刺，可以避免发生过冲现象。
一种电荷系统非易失存储器

[发明专利]触发器电路、控制电路及芯片-CN202010260922.1在审
发明人：张琼;石瑞恺 -专利权人：龙芯中科技术股份有限公司
申请日： 2020-04-03 - 公布日： 2021-10-12 - 主分类号： H03K21/40 文献下载
摘要：本发明实施例提供一种触发器电路、控制电路及芯片，包括脉冲触发器和时钟产生单元，脉冲触发器包括延时单元、第一锁存器、第二锁存器和比较单元，其中，延时单元与第一锁存器连接，比较单元分别与第一锁存器和第二锁存器连接，第一锁存器和第二锁存器连接，时钟产生单元分别与第一锁存器和第二锁存器连接；时钟产生单元用于，在触发器电路的模式为功能模式时，控制第一锁存器处于锁存状态；比较单元用于，在触发器电路的模式为时序检测模式时，根据第一锁存器和第二锁存器的输出确定时序检测结果，从而降低了触发器电路的功耗。
触发器电路控制电路芯片

[发明专利]高速宽带FSK解调电路-CN201210493236.4无效
发明人：周海峰;李秀梅;董文;崔华健 -专利权人：杭州师范大学
申请日： 2012-11-27 - 公布日： 2013-05-08 - 主分类号： H04L27/14 文献下载
摘要：本发明公开了一种简单高速宽带FSK解调电路，包括：一个时钟再生器，时钟再生器将接收到的模拟FSK载波信号转换为数字FSK载波信号；上升沿延时单A，其于时钟再生器相连接，产生一个上升沿延时后输出；锁存器，其与延时单元A和时钟再生器相连接，利用时钟再生器的输出信号控制锁存器时钟，上升沿延时单元A的输出信号作为输入；反相器，其与锁存器相连接，将锁存器输出进行反相；上升沿延时单元B，其与反相器相连接，将反相器输出信号进行延时
高速宽带 fsk 解调电路

[实用新型]一种故障锁存保护电路-CN202222120640.9有效
发明人：章炳清;郭方方;李三苹;毛忠坤;卢引引;刘宇昊 -专利权人：南昌大学;南昌工程学院
申请日： 2022-08-12 - 公布日： 2023-03-07 - 主分类号： G01R31/00 文献下载
摘要：本实用新型提供一种故障锁存保护电路，包括：比较器，其输入端接入输入信号，比较器用于根据输入信号进行判断后输出判别信号；锁存电路，其输入端与比较器的输出端连接，其输出端与比较器的输入端连接；解锁电路，其输入端接入解锁信号，其输出端与比较器的输出端连接；延时电路，设于比较器输出端及锁存电路输入端之间，延时电路通过充电、放电操作以使比较器的上拉电平在第一延时时间后输入至锁存电路的输入端。本实用新型中的一种故障锁存保护电路，通过设置延时电路，解决了上电时序的问题，保证了该保护电路能正常工作。
一种故障保护电路

[发明专利]检测电路-CN202210391388.7在审
发明人：徐勇;邵蕴奇;李锐 -专利权人：上海路傲电子科技有限公司
申请日： 2022-04-14 - 公布日： 2023-10-27 - 主分类号： G01R19/165 文献下载
摘要：本发明涉及电气设备技术领域，提供一种检测电路，包括第一比较电路、第二比较电路、延时电路、多个锁存器及判断电路；第一比较电路的第一输入端连接于检测电路的输入端，第一比较电路的第二输入端被输入第一参考值；第二比较电路的第一输入端连接于检测电路的输入端，第二比较电路的第二输入端中输入第二参考电压；延时电路连接于第一比较电路的输出端，响应于第一比较电路的输出电平，生成多个延时信号；锁存器，响应于延时电路发出的延时信号，锁存第二比较电路的输出电平；判断电路分别与多个锁存器的输出端连接，根据多个锁存器的锁存数据，输出判断信号。
检测电路

[实用新型]检测电路-CN202220865888.5有效
发明人：徐勇;邵蕴奇;李锐 -专利权人：上海路傲电子科技有限公司
申请日： 2022-04-14 - 公布日： 2022-09-09 - 主分类号： G01R19/165 文献下载
摘要：本实用新型涉及电气设备技术领域，提供一种检测电路，包括第一比较电路、第二比较电路、延时电路、多个锁存器及判断电路；第一比较电路的第一输入端连接于检测电路的输入端，第一比较电路的第二输入端被输入第一参考值；第二比较电路的第一输入端连接于检测电路的输入端，第二比较电路的第二输入端中输入第二参考电压；延时电路连接于第一比较电路的输出端，响应于第一比较电路的输出电平，生成多个延时信号；锁存器，响应于延时电路发出的延时信号，锁存第二比较电路的输出电平；判断电路分别与多个锁存器的输出端连接，根据多个锁存器的锁存数据，输出判断信号。
检测电路

[发明专利]控制时钟发生的电子器件-CN202010922172.X在审
发明人：金雄来 -专利权人：爱思开海力士有限公司
申请日： 2020-09-04 - 公布日： 2021-11-09 - 主分类号： G11C7/22 文献下载
摘要：电子器件包括锁存时钟发生电路、命令解码器和延时移位电路。锁存时钟发生电路基于芯片选择信号来产生锁存时钟。命令解码器从基于锁存时钟而产生的内部芯片选择信号和内部命令来产生内部操作信号。延时移位电路通过在执行内部操作的情况下将内部操作信号与移位时钟同步地移位与延时相对应的时段来产生结束信号。
控制时钟发生电子器件

[发明专利]抗单粒子功能中断的D触发器设计方法-CN202010141559.1在审
发明人：刘淼;吴会利;刘丽娜;王丹 -专利权人：中国电子科技集团公司第四十七研究所
申请日： 2020-03-03 - 公布日： 2020-12-08 - 主分类号： H03K3/3562 文献下载
摘要：本发明公开了一种抗单粒子功能中断的D触发器，该D触发器采用特殊设计的加固DICE结构，该结构由时钟冗余电路，主DICE锁存器，从DICE锁存器，延时滤波电路，相位转换电路组成。该D触发器中的相位转换电路通过相位延时的方法，屏蔽掉作用在时钟沿的单粒子干扰信号，电路中的时钟冗余电路产生两路时钟，分别控制主DICE锁存器和从DICE锁存器，两个锁存器通过信号互锁的方法屏蔽掉D触发器内部的单粒子干扰信号，延时滤波电路通过延时单元对输入端的单粒子瞬态干扰信号和触发器内部的单粒子瞬态干扰信号进行屏蔽。使用该结构设计的D触发器，能够在整体上具有抗单粒子功能中断的能力。
粒子功能中断触发器设计方法

[发明专利]一种适用于宇航用SRAM型FPGA的抗单粒子瞬态加固寄存器-CN201510633972.9有效
发明人：李智;赵元富;孙华波;王文锋;倪劼;张健;田艺;张云梓;林美东;李学武;张彦龙 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2015-09-29 - 公布日： 2018-02-23 - 主分类号： G11C11/412 文献下载
摘要：一种适用于宇航用SRAM型FPGA的抗单粒子瞬态加固寄存器，本发明的寄存器单元通过新型的延时单元对SET脉冲进行处理，使寄存器具有良好的抗SET能力。本发明的加固寄存器由内部数据与时钟产生电路、主锁存器、从锁存器输出缓冲级四个部分组成。内部数据与时钟产生电路使用与非门和或非门组成延时链对SET脉冲进行处理，主锁存器与从锁存器使用基于DICE结构的锁存器单元。本发明的加固寄存器利用DICE单元的固有特点，仅使用一个的延时链同时屏蔽时钟端CLK与数据端D上的SET脉冲。与以往的SET加固寄存器相比，本发明的延时单元更少，这使得加固寄存器整体面积小于传统加固方法。
一种适用于宇航 sram fpga 粒子瞬态加固寄存器

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条