“光致抗蚀剂膜图案”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果5398630个，建议您升级VIP下载更多相关专利

[发明专利]像素结构的制作方法-CN200810137834.1有效
发明人：杨智钧;黄明远;林汉涂;石志鸿;廖达文;方国龙;蔡佳琪 -专利权人：友达光电股份有限公司
申请日： 2008-07-08 - 公布日： 2008-12-03 - 主分类号： H01L21/84 文献下载
摘要：接着，于第二金属层上形成图案化光致抗蚀剂层，并以图案化光致抗蚀剂层为掩模移除部分的第二金属层，以于栅极两侧的通道层上形成源极与漏极，其中栅极、通道层、源极以及漏极构成薄膜晶体管。之后，于图案化光致抗蚀剂层、栅介电层以及薄膜晶体管上形成保护层。移除图案化光致抗蚀剂层，以使图案化光致抗蚀剂层上的保护层一并被移除，而形成图案化保护层，并暴露出漏极。接着，于图案化保护层与漏极上形成一像素电极。本发明可以简化工艺步骤并减少光掩模的制作成本。
像素结构制作方法

[发明专利]用于形成半导体图案的KrF激光用负性光致抗蚀剂组合物-CN201680043047.3有效
发明人：李昇勋;李昇炫;尹相雄;李秀珍;崔映喆 -专利权人：荣昌化学制品株式会社
申请日： 2016-06-27 - 公布日： 2021-04-02 - 主分类号： G03F7/004 文献下载
摘要：本发明涉及用于形成半导体图案的KrF激光用负性光致抗蚀剂组合物。更详细地说，提供如下的KrF激光用负性光致抗蚀剂组合物：为了改善现有的负性光致抗蚀剂的物理性质而包含特定化合物，进而相比于现有的负性光致抗蚀剂，在短波长曝光源中具有高透明度、高分辨率，同时具有优秀的轮廓
用于形成半导体图案 krf 激光用负性光致抗蚀剂组合

[发明专利]元件内埋式半导体封装件的制作方法-CN201210193779.4有效
发明人：藤川治;孙奇;杨中贤;杨伟雄 -专利权人：健鼎（无锡）电子有限公司
申请日： 2012-06-13 - 公布日： 2014-01-01 - 主分类号： H01L21/56 文献下载
摘要：形成图案化光致抗蚀剂层于金属层上，其中图案化光致抗蚀剂层暴露出部分上表面与部分下表面。形成多个接垫于图案化光致抗蚀剂层所暴露出的金属层的上表面及下表面上，且图案化光致抗蚀剂层包覆各接垫的第二侧表面。移除图案化光致抗蚀剂层，以暴露出接垫的第二侧表面。设置多个电子元件于接垫上。压合一绝缘层于金属层上，且绝缘层覆盖电子元件、接垫及部分金属层。
元件内埋式半导体封装制作方法

[发明专利]显示器及其制作方法-CN200910206892.X无效
发明人：吴建良;范姜冠旭;苏俊豪 -专利权人：立景光电股份有限公司
申请日： 2009-10-27 - 公布日： 2011-05-11 - 主分类号： G02F1/1362 文献下载
摘要：接着，形成第一图案化光致抗蚀剂层于有源表面上。然后，在有源表面与第一图案化光致抗蚀剂层上斜向蒸镀第一配向层，其中有源表面具有至少一个第一不受蒸镀区，其位于第一图案化光致抗蚀剂层的边缘旁。移除第一图案化光致抗蚀剂层及第一配向层的位于第一图案化光致抗蚀剂层上的部分，以形成第一配向单元。直接形成框胶于有源元件阵列基板的有源表面上且环绕第一配向单元。提供具有透光表面的对向基板。
显示器及其制作方法

[发明专利]等离子体蚀刻方法、等离子体蚀刻装置和存储介质-CN200810137678.9有效
发明人：菊池秋广;出原乾司 -专利权人：东京毅力科创株式会社
申请日： 2008-07-08 - 公布日： 2009-01-28 - 主分类号： H01L21/00 文献下载
摘要：本发明提供等离子体蚀刻方法、等离子体蚀刻装置和存储介质，该等离子体蚀刻方法在使光致抗蚀图案小径化同时进行蚀刻时，能够以高速率进行小径化，使此时的光致抗蚀膜的表面状态良好，能够修复裂缝。将具有蚀刻对象膜和形成有作为蚀刻图案的开口的光致抗蚀膜的晶片(W)配置在腔室(10)内的基座(16)上，在腔室(10)内导入包括CF₄气体、CH₂F气体、C₅F₈气体的处理气体，在上部电极(34)上施加高频电力，生成等离子体，同时在上部电极(34)上施加直流电压，利用生成的等离子体，使形成在光致抗蚀膜上的开口小径化，并且通过形成在光致抗蚀膜上的开口对蚀刻对象膜进行蚀刻。
等离子体蚀刻方法装置存储介质

[发明专利]利用4层系叠层体进行的半导体器件的制造方法-CN200780037889.9有效
发明人：竹井敏;中岛诚;境田康志;今村光;桥本圭祐;岸冈高广 -专利权人：日产化学工业株式会社
申请日： 2007-10-12 - 公布日： 2009-09-02 - 主分类号： G03F7/11 文献下载
摘要：本发明提供在半导体器件的光刻工序中在光致抗蚀剂的下层中使用的叠层体和使用该叠层体的半导体器件的制造方法。本发明的半导体器件的制造方法包括下述工序：在半导体基板上按照有机下层膜(A层)、含硅的硬掩模(B层)、有机防反射膜(C层)和光致抗蚀剂膜(D层)的顺序叠层各层的工序。包括使光致抗蚀剂膜(D层)形成抗蚀剂图形，按照抗蚀剂图形来蚀刻有机防反射膜(C层)，利用构图化了的有机防反射膜(C层)来蚀刻含硅的硬掩模(B层)，利用构图化了的含硅的硬掩模(B层)来蚀刻有机下层膜(A层)，利用构图化了的有机下层膜(A层)来加工半导体基板的工序。
利用层系叠层体进行半导体器件制造方法

[发明专利]光致抗蚀剂和光刻方法-CN201110295647.8有效
发明人：伍强;顾一鸣 -专利权人：中芯国际集成电路制造（北京）有限公司
申请日： 2011-09-29 - 公布日： 2013-04-10 - 主分类号： G03F7/039 文献下载
摘要：本发明公开了一种光致抗蚀剂以及使用该光致抗蚀剂进行光刻的方法。光致抗蚀剂中含有第一组分和第二组分，并且第一组分和第二组分对光的敏感波段基本不同。通过使用波长为两个敏感波段之一的光对光致抗蚀剂进行曝光，使得第一组分产生第一化学物质，然后使用另一个敏感波段的光对光致抗蚀剂进行均匀照射，使得第二组分产生第二化学物质，从而能够改善在光致抗蚀剂中所形成的第一化学物质的潜像的对比度，由此得到的光刻图案具有更好的边缘粗糙度。
光致抗蚀剂光刻方法

[发明专利]半导体装置的形成方法-CN201711248436.2在审
发明人：邱威超;曾凯;王志谦;张浚威;郭景森;许峰嘉;吴政达 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-12-01 - 公布日： 2019-01-25 - 主分类号： H01L27/146 文献下载
摘要：根据一些实施例，本发明提供用于形成基底制造的图案的技术的各种范例。在一范例中，方法包括接收基底。形成图案化光致抗蚀剂于基底上，图案化光致抗蚀剂具有定义于其中的沟槽。沉积电介质于图案化光致抗蚀剂上以及沟槽内，电介质从而使沟槽的宽度变窄以进一步定义沟槽。对由电介质所定义的沟槽下方的基底的区域进行制造工艺。
电介质图案化光致抗蚀剂基底半导体装置定义沟槽基底制造宽度变窄制造工艺沉积图案

[发明专利]用于改善中心-边缘之间的台阶差和LER的I-线用负性光致抗蚀剂组合物、及用于改善工艺余裕的I-线用负性光致抗蚀剂组合物-CN202180064462.8在审
发明人：李秀珍;崔映喆;李昇炫;李昇勋 -专利权人：荣昌化学制品株式会社
申请日： 2021-08-26 - 公布日： 2023-05-30 - 主分类号： G03F7/038 文献下载
摘要：本发明的目的在于提供一种相比于现有的I‑线用负性光致抗蚀剂显示出优异的工艺余裕的I‑线用负性光致抗蚀剂组合物。在接触孔(Contact hole)图案的情况下，目的在于改善图案形成时中间部分凹陷的问题。涉及一种在半导体工艺的图案形成工艺中用于改善中间部分凹陷的中心‑边缘之间的台阶差和LER(Line and Edge Roughness：线边缘粗糙度)的I‑线用负性光致抗蚀剂组合物，所述I‑线用负性光致抗蚀剂组合物为由聚合物树脂、由下述化学式1表示的化合物、交联剂、光致产酸剂、酸扩散抑制剂及溶剂组成的组合物。
用于改善中心边缘之间台阶 ler 线用负性光致抗蚀剂组合工艺余裕

[发明专利]半导体结构的制造方法-CN201410525197.0有效
发明人：林昭宏;蔡世鸿;傅思逸;黄志森;冯立伟;郑志祥 -专利权人：联华电子股份有限公司
申请日： 2014-10-08 - 公布日： 2019-01-04 - 主分类号： H01L21/336 文献下载
摘要：形成一第一图案光致抗蚀剂层于硬掩模上，第一图案光致抗蚀剂层覆盖栅极结构。蚀刻并图案化硬掩模，使图案化的硬掩模覆盖栅极结构。形成一第二图案光致抗蚀剂层于图案化的硬掩模上，第二图案光致抗蚀剂层包括至少一开口，开口对应于鳍状结构。蚀刻顶盖层与层内绝缘层以形成多个第一沟槽，第一沟槽裸露部分鳍状结构。
半导体结构制造方法

[发明专利]使用表面修饰层的光刻方法-CN201710542909.3在审
发明人：陈淑芳;简宏仲;许林弘;谢弘璋 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-07-05 - 公布日： 2018-02-23 - 主分类号： G03F7/11 文献下载
摘要：该光刻方法包括于一基板上形成一表面修饰层，该表面修饰层包含一亲水性顶部表面；于该表面修饰层上涂布一光致抗蚀剂层；以及将该光致抗蚀剂层显影，从而形成一图案化光致抗蚀剂层。
使用表面修饰光刻方法

[发明专利]采用包括光酸产生剂的抗反射涂层组合物的图案形成方法-CN201410858451.9有效
发明人：姜智薰;李惠元;李承昱;李淑;林载峰 -专利权人：罗门哈斯电子材料韩国有限公司
申请日： 2014-12-30 - 公布日： 2019-12-20 - 主分类号： G03F7/00 文献下载
摘要：采用包括光酸产生剂的抗反射涂层组合物的图案形成方法。本发明涉及一种通过负性显影形成图案的方法，所述方法包括以下步骤：(1)在基材上形成抗反射涂层组合物层，所述抗反射涂层组合物包括(a)有机聚合物，(b)光酸产生剂，和(c)交联剂；(2)在抗反射涂层组合物层上形成光致抗蚀剂组合物层；(3)将光致抗蚀剂组合物层和抗反射涂层组合物层同时曝光于活性辐射下，接着进行烘烤；和(4)对曝光的光致抗蚀剂组合物层用有机溶剂显影剂进行显影。
采用包括产生反射涂层组合图案形成方法

[发明专利]多层结构的下层及使用其的方法-CN202210590272.6在审
发明人：黄景弘;赖韦翰;张庆裕 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-05-27 - 公布日： 2022-11-29 - 主分类号： H01L21/768 文献下载
摘要：所述方法包括：在衬底上提供分层结构，该分层结构包含在衬底上方形成的底层和在底层上方形成的光致抗蚀剂层；将光致抗蚀剂层暴露于辐射源；显影光致抗蚀剂层；图案化底层；以及穿过在图案化的底层中的开口而去除部分衬底在一些实施方案中，在底层和光致抗蚀剂层之间提供中间层。底层的材料包含至少一种交联剂，该交联剂已被官能化以降低其对底层中其他材料的亲和力。
多层结构下层使用方法

[发明专利]半导体鳍状结构及其形成方法-CN201310238095.6有效
发明人：洪庆文;黄志森;洪世芳 -专利权人：联华电子股份有限公司
申请日： 2013-06-17 - 公布日： 2018-03-13 - 主分类号： H01L21/02 文献下载
摘要：该半导体鳍状结构的形成方法，至少包含以下步骤首先，提供一基底，然后形成多个鳍状结构、多个第一虚置鳍状结构以及多个第二虚置鳍状结构于该基底上，接着以一第一图案化光致抗蚀剂当做一掩模，并且进行一第一蚀刻步骤，以移除各该第一虚置鳍状结构，在该第一蚀刻步骤之后，以一第二图案化光致抗蚀剂当做一掩模，并且进行一第二蚀刻步骤，以移除各该第二虚置鳍状结构，其中该第一图案化光致抗蚀剂的图案密度较该第二图案化光致抗蚀剂的图案密度高
半导体结构及其形成方法

[发明专利]不透明导电区域的自对准覆盖-CN201180041107.5有效
发明人： S.哈特曼恩;C.里克斯;H.F.博尔纳;H.里夫卡;H.施瓦布 -专利权人：皇家飞利浦电子股份有限公司
申请日： 2011-07-29 - 公布日： 2013-04-17 - 主分类号： H01L51/52 文献下载
摘要：该方法包括下述步骤：提供(P)透明衬底(1)，该透明衬底至少部分地覆盖有第一层堆叠，该第一层堆叠包括优选地为导电层的至少一个透明层(2)，以及沉积在透明层(2)之上的第一和第二不透明导电区域(31、32)的图案；在第一层堆叠之上沉积(D)由电绝缘光致抗蚀剂抗蚀剂材料制成的光致抗蚀剂层(4)，该光致抗蚀剂层至少完全覆盖第二不透明导电区域(32)；利用合适波长的光(5)穿过透明衬底(1)照射(IL)光致抗蚀剂层(4)，使得在下方不具有不透明导电区域(31、32)的光致抗蚀剂层(4)的区域(43)中光致抗蚀剂材料是可溶解的；移除(R)光致抗蚀剂层(4)的可溶解区域(43)；加热(B)保留在至少第二不透明导电区域(32)之上的光致抗蚀剂层(4)的区域(42)，从而使光致抗蚀剂层(4)回流以覆盖第二不透明导电区域(32)的接触透明层(2)的边缘(E)；以及硬化(H)光致抗蚀剂层(4)的剩余区域(42)。
不透明导电区域对准覆盖