“位与运算”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果20965840个，建议您升级VIP下载更多相关专利

[发明专利]全并行双向递归流水线LDPC编码器及方法-CN201810873042.4有效
发明人：周林;吴淼;贺玉成;江梓弘;李晓磊;张亚坤 -专利权人：华侨大学
申请日： 2018-08-02 - 公布日： 2023-05-30 - 主分类号： H03M13/11 文献下载
摘要：本发明提供了一种全并行双向递归流水线LDPC编码器，包括一控制器、一第一存储器组、一第二存储器组、一第三存储器组、并行运算器、一校验位信息运算器以及一双向递归运算器；第一存储器组的输出端与并行运算器的输入端连接；并行运算器的输出端与第二存储器组的输入端连接；第二存储器组的输出端分别与校验位信息运算器的输入端和双向递归运算器的输入端连接；校验位信息运算器的输出端分别与双向递归运算器的输入端和第三存储器组的输入端连接；双向递归运算器的输出端与第三存储器组的输入端连接；本发明还提供一种全并行双向递归流水线LDPC编码方法。
并行双向递归流水线 ldpc 编码器方法

[发明专利]精简指令集计算机处理器装置及其数据处理方法-CN200810056665.9有效
发明人：蔡嵩松;李晓钰 -专利权人：中国科学院计算技术研究所
申请日： 2008-01-23 - 公布日： 2008-07-16 - 主分类号： G06F9/38 文献下载
摘要：该装置包括译码器，物理寄存器堆和运算部件，以及译码器，物理寄存器堆和运算部件之间连接的数据通路，所述物理寄存器堆中的每个物理寄存器扩展为72位，整个数据通路统一扩充为72位；所述运算部件，包括扩展运算模块，用于在指令运算中，对物理寄存器堆中的72位寄存器的标志位进行修改，并根据修改的标志位进行新的指令运算。
精简指令计算机处理器装置及其数据处理方法

[发明专利]一种客户数据快速筛选方法、装置及系统-CN202011084847.4在审
发明人：郝晨曦 -专利权人：郝晨曦
申请日： 2020-10-12 - 公布日： 2021-01-05 - 主分类号： G06Q30/02 文献下载
摘要：本发明公开了一种客户数据快速筛选方法、装置及系统，其中方法包括获取客户标签；其中，客户标签包含多个维度属性的值，且各维度属性的值均用编码形式表示；将客户标签与模板标签逐位进行逻辑与运算，得到结果标签；其中，模板标签的若干维度属性的值为相应的目标值，其他维度属性的值均用0填充；判断结果标签是否与模板标签相同，是则将该客户标签对应的客户作为目标客户。本发明的通过使客户标签与模板标签进行逐位逻辑与运算并对运算结果进行判断，可快速筛选出满足所有预设条件的客户数据，由于客户标签与模板标签均为编码形式，且只需要简单的位运算即可进行筛选，因此筛选过程需要占用的运算资源少，运算效率高。
一种客户数据快速筛选方法装置系统

[发明专利]数据传输的控制方法和控制装置及具有其的微处理器-CN201510748269.2有效
发明人：王良清;张浩;于松亮 -专利权人：深圳国微技术有限公司
申请日： 2015-11-06 - 公布日： 2018-11-16 - 主分类号： G06F9/22 文献下载
摘要：本发明提供了一种数据传输的控制方法，所述控制方法包括以下步骤:控制器获取微代码,并所述微代码中指示位的数据判断进行运算逻辑器进行运算或者是传输器进行数据传输;所述微代码中命令位的数据为操作数命令时,所述控制器将所述微代码写入所述运算逻辑器中,以及控制所述运算逻辑器进行运算并得到所述运算逻辑器的运算结果和状态数据;所述微代码中命令位的数据为读结果命令时,所述控制器读取所述运算逻辑器的运算结果,并根据所述运算结果更新所述微代码;所述微代码中命令位的数据为读状态命令时,所述控制器根据所述运算逻辑器的状态数据产生下一条微代码地址以实现微代码的跳转。
数据传输控制方法装置具有微处理器

[发明专利]一种适合N进制电路运算的数学理论基础的运算方法-CN201410195206.4在审
发明人：贺杰 -专利权人：贺杰
申请日： 2014-05-03 - 公布日： 2015-11-04 - 主分类号： G06F17/14 文献下载
摘要：一种适合N进制电路运算的数学理论基础的运算方法：两个数的加/减法，第1步位对齐；第2步看运算符号，若是加法则在各位运算中要化加法为减法，若是减法应先比较两数的大小，被减数大于减数则用被减数减去减数达到正的差，被减数小于减数则用减数减去被减数达到负的差；第3步从最低位可以运算再依次向上1位运算；第4步进行各个位的运算，若是加法先从前1位进1.再把两个加数的一个加数则为被减数，另一个加数的补作为减数后作减法运算，若是减法直接作减法运算，先比较这个位上的被减数和减数，如被减数大于减数则直接得到差，被减数小于减数则先把前1位退1后，再用减数减去被减数的差的补作为差；再用得到的差加/减后1位运算留下进/退1或0计算的结果作为该位的运算数值
一种适合电路运算数学理论基础方法

[发明专利]主动笔接收电路及使用主动笔的触控面板系统-CN202110626274.1在审
发明人：苏芳毅 -专利权人：敦泰电子股份有限公司
申请日： 2021-06-04 - 公布日： 2022-12-23 - 主分类号： G06F3/041 文献下载
摘要：一种主动笔接收电路接收由一主动笔所发出的矢量数据信号，矢量数据信号载有矢量数据，矢量数据包含同相数据及正交数据，主动笔接收电路包含：一积分三角模拟数字转换器，将矢量数据信号以积分三角运算转换为1位的位流；以及一第一逻辑门电路与一第二逻辑门电路，第一逻辑门电路将1位的位流与同相调制载波信号进行逻辑与正交运算，而产生解调制后的同相数据，第二逻辑门电路将1位的位流与正交调制载波信号进行逻辑与正交运算，而产生解调制后的正交数据
主动接收电路使用面板系统

[实用新型]采样保持电路-CN201120121325.7无效
发明人：朱国军 -专利权人：四川和芯微电子股份有限公司
申请日： 2011-04-22 - 公布日： 2011-09-07 - 主分类号： H03M1/54 文献下载
摘要：一种采样保持电路，包括一运算放大器、一分别与所述运算放大器相连的第一级采样保持电路及一第二级采样保持电路，所述运算放大器具有一正输入端、一负输入端、一正输出端及一负输出端，所述采样保持电路具有一第一相位及一第二相位，所述第二级采样保持电路包括一采样电容，在所述第一相位时，所述采样电容连接于所述运算放大器的正输入端与负输出端之间，在所述第二相位时，所述采样电容连接于所述运算放大器的负输入端与正输出端之间。
采样保持电路

[发明专利]应用于嵌入式流水CPU内核的乘法指令扩展方法及装置-CN202310208145.X在审
发明人：万振华;王丹琛;张海春 -专利权人：开源网安物联网技术（武汉）有限公司
申请日： 2023-03-06 - 公布日： 2023-06-06 - 主分类号： G06F7/498 文献下载
摘要：本申请公开一种应用于嵌入式流水CPU内核的乘法指令扩展方法及装置，方法包括：对CPU指令集架构中的乘法指令进行多周期划分，将第一位宽的乘法运算分解成多个第二位宽的乘法运算步骤，每个第二位宽的乘法运算步骤对应一个机器周期；分别对各个第二位宽的乘法运算利用乘法分配律进行分解，形成多个第三位宽的乘法运算；按照乘法分配律的规则分别对各个第三位宽的乘法运算的结果左移相应位数及低位补零，并将移位后的结果进行累加以得到每个机器周期的乘法运算的结果；将每个机器周期的乘法运算的结果左移相应位数及低位补零，并将移位后的结果进行累加得到所述乘法指令的最终结果。
应用于嵌入式流水 cpu 内核乘法指令扩展方法装置

[发明专利]一种综合滤波器组的快速实现方法-CN200610034271.4无效
发明人：黄立新 -专利权人：安凯（广州）软件技术有限公司
申请日： 2006-03-14 - 公布日： 2006-08-23 - 主分类号： H03H17/02 文献下载
摘要：本发明公开了一种综合滤波器组的快速实现方法，依次包括以下步骤：1.查找综合滤波器组中的累乘加运算；2.对需要累乘加的两组32位乘数的高低16位分别保存；3.首先累乘加两个乘数的高16位，运算的结果经过饱和检测，调整；4.再累乘加一个乘数的高16位和另外一个乘数的低16位，运算结果经过饱和检测，调整；5.最后累乘加两个乘数的低16位。本发明在16位DSP/CPU上实现滤波器组时采用分解的方法来实现累乘加运算，显著降低运算量。
一种综合滤波器快速实现方法

[发明专利]新型乘法器重构算法及电路-CN03148580.4无效
发明人：李莺;陈杰 -专利权人：中国科学院微电子中心
申请日： 2003-07-04 - 公布日： 2005-01-19 - 主分类号： G06F7/44 文献下载
摘要：一种新型乘法器重构算法，包括：两个N位有符号二进制补码数或者无符号数作为乘法运算操作数送入乘法器的两个输入端；两个N位乘法操作数对称分割为原位宽的一半进行运算；两个N位操作数的N/2高位和N/2低位分别送入两个减法器，一个减法器完成一个操作数的运算，一个减法器完成另一操作数的低位减高位运算；两个N位乘数相乘，结果为R2，低位与低位送入N/2位的乘法器二相乘，结果为R0，两个减法器输出的数作为两个操作数送入N/2位乘法器三，结果为R1；乘法运算结果R2拼接R0形成的2N位数，其右起第N/2位与R2、R1和R0的第一位对齐，四个数进行累加；累加得到的2N位结果作为乘法结果输出。
新型乘法器重算法电路

[发明专利]一种用于无线局域网的面积紧凑的算法硬件实现方法-CN201010272417.5有效
发明人：郑茳;肖佐楠;林雄鑫;钟名富 -专利权人：苏州国芯科技有限公司
申请日： 2010-09-06 - 公布日： 2011-01-12 - 主分类号： H04W12/02 文献下载
摘要：一种用于无线局域网的面积紧凑的算法硬件实现方法，将明文编码以字为单位分为4个编码字，密钥编码以字为单位分为4个密钥字；将第1位密钥字至第3位密钥字与一常量运算后，再与第0位密钥字异或运算生成一个字长的第一轮密钥，再将第1位密钥字至第3位密钥字前移至第0位至第2位密钥字的位置，将所述第一轮密钥移至第3位密钥字的位置；将所述第一轮密钥与第1位编码字至第3位编码字运算后，再与第0位编码字异或运算生成一个字长的第一轮密文字，再将第1位编码字至第3位编码字前移至第0位至第2位编码字的位置，将所述第一轮密文字移至第3位编码字的位置。
一种用于无线局域网面积紧凑算法硬件实现方法

[发明专利]用于提高网络安全性的算法硬件实现方法-CN201310233373.9无效
发明人：郑茳;肖佐楠;林雄鑫;钟名富 -专利权人：苏州国芯科技有限公司
申请日： 2010-09-06 - 公布日： 2013-10-02 - 主分类号： H04W12/04 文献下载
摘要：一种用于提高网络安全性的算法硬件实现方法，将明文编码以字为单位分为4个编码字，密钥编码以字为单位分为4个密钥字；将第1位密钥字至第3位密钥字与一常量运算后，再与第0位密钥字异或运算生成一个字长的第一轮密钥，再将第1位密钥字至第3位密钥字前移至第0位至第2位密钥字的位置，将所述第一轮密钥移至第3位密钥字的位置；将所述第一轮密钥与第1位编码字至第3位编码字运算后，再与第0位编码字异或运算生成一个字长的第一轮密文字，再将第1位编码字至第3位编码字前移至第0位至第2位编码字的位置，将所述第一轮密文字移至第3位编码字的位置。
用于提高网络安全性算法硬件实现方法

[发明专利]一种ARM处理器的64位定点三角函数运算方法-CN202211532104.8在审
发明人：方晟堃;龙旦风;张良;司卫征;张华伟 -专利权人：广东省科学院智能制造研究所
申请日： 2022-12-01 - 公布日： 2023-06-23 - 主分类号： G06F17/15 文献下载
摘要：本发明公开了一种ARM处理器的64位定点三角函数运算方法，首先定义64位定点数及数据类型转换机制；定义基于32位定点数的sin三角函数表，并以整形数据形式存储；其次将待运算浮点数转为64位定点数，并与π/2的64位定点数形式进行求模运算，获得三角函数变量，将变量以整形数据表示，然后递增查表得到转换后的32位定点数在sin三角函数表中的sin值；使用64位定点数表示并利用线性插值补偿小数点低16位的数值，得到对应64位定点数的sin数值；最后根据sin数值，使用三角函数变换公式计算得到三角函数cos，tan的值。本发明的运算方法可以实现在ARM处理器中完成高运算速度的高精度小数三角函数运算。
一种 arm 处理器 64 定点三角函数运算方法

[发明专利]优化装置和控制优化装置的方法-CN201910934026.6有效
发明人：米冈升 -专利权人：富士通株式会社
申请日： 2019-09-29 - 公布日： 2023-06-09 - 主分类号： G06N3/063 文献下载
摘要：优化装置包括环形连接的M级运算处理电路，每级运算处理电路包括：确定电路，基于Ising模型的信息对每个第一位确定是否允许更新；第一选择电路，基于确定电路结果从被允许更新的更新许可位选择一更新候选位并输出其识别信息；计数电路，计数更新许可位数量；状态更新电路，基于最后级运算处理电路提供给最前级的识别信息更新任一第二位的值，除最前级运算处理电路之外每级运算处理电路包括第二选择电路，第二选择电路以更新许可位数量除以其与前级运算处理电路提供的数量之和获得的第一概率选择第一选择电路输出的第一识别信息并以1减第一概率获得的第二概率选择前级运算处理电路提供的第二识别信息。
优化装置控制方法

[发明专利]一种混合型加法器和高效混合型加法器-CN201510267353.2在审
发明人：张闯;陈继承;王洪伟;倪璠;唐士斌;赵雅倩;史宏志 -专利权人：浪潮（北京）电子信息产业有限公司
申请日： 2015-05-22 - 公布日： 2015-09-16 - 主分类号： G06F7/50 文献下载
摘要：本实施例提供的混合型加法器包括：运算装置和进位值生成装置；运算装置包括第一4位加法器和N个4位运算单元；4位运算单元包括两个第二4位加法器和第一进位选择单元，两个第二4位加法器的进位值分别为0和1，输出端分别连接到第一进位选择单元的两个输入端；每个4位运算单元用于根据进位信号选择第二4位加法器中一个生成的运算结果；进位值生成装置中设置有N个进位值输出端，N个进位值输出端一一对应的连接到N个第一进位选择单元的进位输入端。本实施例提供的混合型加法器，能够在提高加法器运算速率的同时保证具有较小的版图面积，从而降低功耗。
一种混合加法器高效