“位与运算”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果20965840个，建议您升级VIP下载更多相关专利

[发明专利]开关状态的操作方法及装置、电子设备和存储介质-CN202210050025.7在审
发明人：王骏 -专利权人：深圳市商汤科技有限公司
申请日： 2022-01-17 - 公布日： 2022-04-22 - 主分类号： G06F16/2455 文献下载
摘要：其中，在状态属性以二进制表示的状态下，状态属性中每一位的数值用于指示对应的开关状态。根据操作方式确定对状态属性进行位运算的位运算方式和运算参数。根据位运算方式对运算参数和状态属性进行位运算，得到操作方式对应的结果数据。本公开实施例通过已存储状态属性的二进制形式表征多个数开关态，可以直接通过位运算的方式对状态属性指示的至少一个开关状态进行增删改查，提高了操作效率。
开关状态操作方法装置电子设备存储介质

[发明专利]带有快速位提取和位插入单元的数字信号处理器-CN200410015738.1无效
发明人：王兵;徐如淏 -专利权人：上海汉芯半导体科技有限公司
申请日： 2004-01-09 - 公布日： 2004-12-22 - 主分类号： G06F9/315 文献下载
摘要：一种带有快速位提取和位插入单元的数字信号处理器，在处理器内核的算术运算单元内部集成一个位提取和位插入单元，位提取和位插入单元由加法器，移位器以及源和目的寄存器组成，采用与或逻辑来替代现有的多选一逻辑以减少时延，进行位提取操作时，移位的同时进行加法运算并用很短位数的加法替代较长位数的加法，位插入操作时采用对中间结果进行与或逻辑运算，得到需要的结果。本发明利用简化的结构减少了位提取和位插入指令的执行时间，通过器件复用提高了面积利用率，从而提高了整个芯片的性价比。
带有快速提取插入单元数字信号处理器

[发明专利]矩阵运算装置与矩阵运算方法-CN202111028539.4在审
发明人：不公告发明人 -专利权人：上海壁仞智能科技有限公司
申请日： 2021-09-02 - 公布日： 2022-02-01 - 主分类号： G06F7/544 文献下载
摘要：本发明提供一种矩阵运算装置与矩阵运算方法。所述矩阵运算装置包括存储单元、第一选择电路、乘法器数组、第二选择电路以及累加器数组。当以第一矩阵为稀疏矩阵时，根据非零索引表的任一笔数据的行索引i与列索引j，第一选择电路从第一矩阵提取第一元素值，以及将第一元素值提供给乘法器数组的对应列中的每一个乘法器的第一输入端。
矩阵运算装置方法

[发明专利]一种数据处理方法和装置-CN201910182657.7有效
发明人：刘刚;冯春阳;张兴革;王俊杰;彭琅;黄晶;邹孝杰 -专利权人：合芯科技（苏州）有限公司
申请日： 2019-03-11 - 公布日： 2023-08-01 - 主分类号： G06F7/483 文献下载
摘要：本发明公开了一种数据处理方法和装置，该数据处理方法包括：获取控制信号和待处理第一数据；根据控制信号对第一数据进行置换运算得到第二数据；根据控制信号对第二数据进行数据交错运算得到预设位宽的第三数据，第二数据的位宽大于第三数据的位宽该方法可以灵活组合32位、64位和128位的源数据，并对32位、64位和128位的源数据进行数据置换运算，使32位、64位和128位的源数据经过数据置换后，成为与微处理器相同位宽的数据，可以完成定/浮点数据预处理的前置计算，从而使微处理在计算32/64/128位定/浮点数据等多种数据类型时，每个时钟的计算资源都不浪费，从而提高微处理器浮点运算的硬件使用效率。
一种数据处理方法装置

[发明专利]一种APD噪声抑制方法及电路-CN201810072818.2在审
发明人：张哨峰;林平;丁广雷 -专利权人：福建海创光电有限公司
申请日： 2018-01-25 - 公布日： 2018-05-29 - 主分类号： G01J11/00 文献下载
摘要：本发明公开一种APD噪声抑制方法及电路，电路包括运算放大电路、噪声钳位抑制电路、差分电路；输入信号接入运算放大电路的一个输入端，运算放大电路的另一个输入端连接一可调节的偏置电压，运算放大电路的输出端分别连接噪声钳位抑制电路和差分电路，运算放大电路用于输入信号的放大以及放大后的信号与偏置电压的减法运算，噪声钳位抑制电路将运算放大电路输出的信号进行噪声抑制，差分电路将经过噪声钳位抑制电路处理后的信号进行调理输出。
运算放大电路噪声抑制电路钳位差分电路噪声抑制电路偏置电压微弱信号放大半导体元件非线性特性输入端连接减法运算信号接入信号探测输出可调节输出端输入端信噪比调理保证

[实用新型]一种APD噪声抑制电路-CN201820129756.X有效
发明人：张哨峰;林平;丁广雷 -专利权人：福建海创光电有限公司
申请日： 2018-01-25 - 公布日： 2018-08-31 - 主分类号： G01J11/00 文献下载
摘要：本实用新型公开一种APD噪声抑制电路，其包括运算放大电路、噪声钳位抑制电路、差分电路；输入信号接入运算放大电路的一个输入端，运算放大电路的另一个输入端连接一可调节的偏置电压，运算放大电路的输出端分别连接噪声钳位抑制电路和差分电路，运算放大电路用于输入信号的放大以及放大后的信号与偏置电压的减法运算，噪声钳位抑制电路将运算放大电路输出的信号进行噪声抑制，差分电路将经过噪声钳位抑制电路处理后的信号进行调理输出。
运算放大电路噪声抑制电路钳位差分电路噪声抑制电路本实用新型偏置电压微弱信号放大半导体元件非线性特性输入端连接减法运算信号接入信号探测噪声抑制输出可调节输出端输入端信噪比调理保证

[发明专利]一种实现稀疏矩阵乘法运算的电路及FPGA板-CN201910016870.0在审
发明人：张贞雷 -专利权人：郑州云海信息技术有限公司
申请日： 2019-01-08 - 公布日： 2019-05-10 - 主分类号： G06F17/16 文献下载
摘要：本发明公开了一种实现稀疏矩阵乘法运算的电路，包括多个模块，通过各个模块之间的协调配合，能够在进行稀疏矩阵的乘法运算的过程中，筛选出稀疏矩阵中的非零元素，并且在计算过程中，通过对第一矩阵各行的列标志位和第二矩阵各列的行标志位进行按位与操作，得到目标标志位，最终根据目标标志位从非零元素中选取真正需要参与运算的非零元素，避免了对大量零元素以及不需要参与运算的非零元素的计算过程，显著提升了稀疏矩阵乘法运算的效率。此外，本发明还提供了一种FPGA板，其作用与上述电路的作用相对应。
稀疏矩阵乘法运算非零元素矩阵电路计算过程目标标志运算标志位零元素行标志与操作筛选配合协调

[发明专利]一种带符号控制端的加减法通用电路-CN201710171105.7有效
发明人：赵重阳;雷绍充;李春泉;张云龙 -专利权人：西安交通大学
申请日： 2017-03-21 - 公布日： 2020-08-28 - 主分类号： G06F7/50 文献下载
摘要：一种带符号控制端的加减法通用电路，包括m位级联的全减器单元FM，每个全减器单元FM的输入信号包括作为被减数或被加数的信号A以及作为减数或加数的信号B，信号B与符号位控制信号Cr进行异或运算，并连接至全减器单元FM的减数或加数输入端；所述每个全减器单元FM的输出信号包括运算结果信号S，符号位控制信号Cr连接至第一级全减器单元FM的低位借位输入端，最高一级的借位输出信号为信号Cout；当所述的符号位控制信号Cr取0时，整个电路进行的是减法运算；当所述的符号位控制信号Cr取1时，整个电路进行的是加法运算。本发明能够同时控制实现m位的加减法运算，从而减少了逻辑门个数，减小了电路面积。
一种符号控制加减法通用电路

[发明专利]面积紧凑型加解密算法实现方法-CN201310234106.3无效
发明人：郑茳;肖佐楠;林雄鑫;钟名富 -专利权人：苏州国芯科技有限公司
申请日： 2010-09-06 - 公布日： 2013-10-09 - 主分类号： H04L9/06 文献下载
摘要：一种面积紧凑型加解密算法实现方法，将明文编码以字为单位分为4个编码字，密钥编码以字为单位分为4个密钥字；将第1位密钥字至第3位密钥字与一常量运算后，再与第0位密钥字异或运算生成一个字长的第一轮密钥，再将第1位密钥字至第3位密钥字前移至第0位至第2位密钥字的位置，将所述第一轮密钥移至第3位密钥字的位置；将所述第一轮密钥与第1位编码字至第3位编码字运算后，再与第0位编码字异或运算生成一个字长的第一轮密文字，再将第1位编码字至第3位编码字前移至第0位至第2位编码字的位置，将所述第一轮密文字移至第3位编码字的位置。
面积紧凑型解密算法实现方法

[发明专利]一种多数据处理方法和装置-CN201210128583.7有效
发明人：邵伟 -专利权人：腾讯科技（深圳）有限公司
申请日： 2012-04-27 - 公布日： 2017-09-26 - 主分类号： G06F9/30 文献下载
摘要：本发明提供一种多数据处理方法和装置，涉及数据处理领域，包括将x组数据集分别装载到x个宽位变量中，每组数据集包括m个n位宽的数据；对x个宽位变量执行单指令多数据SIMD运算，得到第一运算结果；判断第一运算结果是否溢出；当第一运算结果没有溢出时，采用SIMD运算的第一运算结果；当第一运算结果溢出时，丢弃SIMD运算的第一运算结果，对x组数据集执行标准指令运算，得到m个第二运算结果，采用标准指令运算的m个第二运算结果。本发明在溢出概率较低的多数据处理场合，可以避免很多不必要的特殊编码处理，从而提高运算效率。
一种多数处理方法装置

[发明专利]一种用于卷积神经网络计算的动态自适应数据截断方法-CN201910395234.3有效
发明人：杨晨;张海波;王小力;耿莉 -专利权人：西安交通大学
申请日： 2019-05-13 - 公布日： 2021-09-07 - 主分类号： G06N3/063 文献下载
摘要：本发明提供一种用于卷积神经网络计算的动态自适应数据截断方法，包括：在t位图像数据后面扩充m位小数点位置数据，在t位权值数据后面扩充m位小数点位置数据；在乘法运算时，t位图像数据和t位权值数据进行乘法运算得到2*t位结果数据，两个m位小数点位置数据进行加法运算，得到2*t位结果数据的小数点位置，记为M；对2*t位结果数据中高位的0值进行压缩，压缩后的数据从高位进行截取得到t位结果数据，根据截掉的低位数据的位宽和M得到与截取出来的t位结果数据对应的小数点位置；将t位结果数据与其所对应的小数点位置数据拼接。在保证保留高位数据的同时，尽可能多的保留小数位，使得在给定硬件架构下，数据运算精度尽可能高。
一种用于卷积神经网络计算动态自适应数据截断方法

[发明专利]一种基于位运算的前端应用数据筛选方法及系统-CN202210739518.1在审
发明人：刘晓;李照川;王冠军 -专利权人：浪潮软件科技有限公司
申请日： 2022-06-28 - 公布日： 2022-10-04 - 主分类号： G06F16/9035 文献下载
摘要：本发明公开了一种基于位运算的前端应用数据筛选方法及系统，属于前端应用，JavaScript，位运算领域；所述的方法的具体步骤如下：S1对页面展示数据进行首次预处理，将筛选标签件转化为能用于位运算计算的标签值；S2通过位运算对完成预处理的数据进行筛选；S3将处理后的结果进行保存，后续进行页面筛选时直接使用已保存的结果；本发明将前端数据筛选效率大幅提高。并且位运算本身就是非常快的运算方法，效率高且计算时间方差较小。相较于字符匹配，本发明能够进行多标签数据筛选，且位运算更灵活，更高效。
一种基于运算前端应用数据筛选方法系统

[发明专利]一种车辆右转提示方法及控制装置-CN201910658714.4有效
发明人：黄河;王婴;秦振海;张彬;徐笑 -专利权人：陕西汽车集团股份有限公司
申请日： 2019-07-22 - 公布日： 2022-08-30 - 主分类号： B62D15/02 文献下载
摘要：本发明提出了一种车辆右转提示方法，包括：获取左前转向轮、右前转向轮与车身的相对速度以及前轴速度，判断车辆是否处于右转向状态，得到第一标志位flag1；获取车辆方向盘的转向角度，判断车辆是否处于右转向状态，得到第二标志位flag2；获取转向灯开关信号，判断车辆是否即将右转或处于右转向状态，得到第三标志位flag3；进行逻辑运算，对第一标志位flag1和第二标志位flag2取“与”，并将结果与第三标志位flag3取“或”，得到运算结果result，根据运算结果result的值，判断是否向车辆右转弯音响提示装置发送使能信号。本发明通过采集三种不同类型的转向信息，得到对应的标志位，进行逻辑运算，能够实现车辆右转弯音响提示装置的精准使能。
一种车辆右转提示方法控制装置

[发明专利]微处理器电路以及执行神经网络运算的方法-CN201810016819.5有效
发明人：陈静;李晓阳 -专利权人：上海兆芯集成电路有限公司
申请日： 2018-01-05 - 公布日： 2021-06-22 - 主分类号： G06N3/06 文献下载
摘要：本发明提出一种微处理器电路以及一种执行神经网络运算的方法。微处理器电路适用于执行神经网络运算。所述微处理器电路包括参数产生模块、运算模块以及截位逻辑。所述参数产生模块并行接收所述神经网络运算的多个输入参数以及多个权重参数。所述参数产生模块依据所述多个输入参数以及所述多个权重参数来并行产生多个子输出参数。所述运算模块并行接收所述多个子输出参数。所述运算模块加总所述多个子输出参数，以产生加总参数。所述截位逻辑接收所述加总参数。所述截位逻辑对所述加总参数进行截位运算，以产生所述神经网络运算的输出参数。
微处理器电路以及执行神经网络运算方法

[发明专利]一种基于JESD204B协议的加解扰方法-CN202111284327.2有效
发明人：何睿华;彭祥吉 -专利权人：深圳市紫光同创电子有限公司
申请日： 2021-11-01 - 公布日： 2023-07-18 - 主分类号： H04L1/00 文献下载
摘要：所述方法包括：以大端模式排列的输入数据，按Byte反序所述输入数据，然后按bit位反序排列；以小端模式排列的输入数据，将所述输入数据按bit位反序排列；反序后的输入数据每个bit位的值做加扰运算，输出加扰运算结果作为解扰运算的输入数据做解扰运算；将解扰运算结果所有bit位的值按最高有效位到最低有效位排列，输出解扰数据，完成输入数据的加扰和解扰。本申请满足了现有的时钟方案及协议参数，适应更灵活的时钟方案，实现了可变位宽的加解扰运算。
一种基于 jesd204b 协议加解扰方法