“伪电阻”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果383258个，建议您升级VIP下载更多相关专利

[发明专利]带有伪电阻失效检测功能的可编程放大器电路-CN201610259160.7在审
发明人：秦亚杰;董晨洁;张煜彬;汪源源 -专利权人：复旦大学
申请日： 2016-04-25 - 公布日： 2016-09-07 - 主分类号： H03G3/30 文献下载
摘要：本发明属于集成电路技术领域，具体为一种带有伪电阻失效检测功能的可编程放大器电路。本发明包括：可编程放大器和伪电阻失效检测电路。本发明通过伪电阻失效检测电路监测伪电阻两端的电压，防止伪电阻两端电压超出预设的电压阈值范围，从而避免伪电阻失效；所采用的伪电阻结构以及伪电阻偏置电路适用于N阱工艺并可减少伪电阻阻值受工艺和温度变化的影响采用上述措施，可有效地减小可编程放大器电路的非线性失真以及截止频率的漂移；此外，伪电阻偏置电路可调节伪电阻阻值，进而调节可编程放大器电路带宽。
带有电阻失效检测功能可编程放大器电路

[发明专利]一种基于开关电容的伪电阻矫正电路-CN202011630463.8有效
发明人：陈铭易;郝禹植;李永福;陈威富 -专利权人：上海交通大学
申请日： 2020-12-31 - 公布日： 2022-09-02 - 主分类号： H03B5/24 文献下载
摘要：本发明涉及模拟集成电路技术领域，公开了一种基于开关电容的伪电阻矫正电路，通过开关电容矫正电路产生一基准电阻，其阻值大小仅与开关电容的电容值和开关的频率有关，使用并联转串联的电路设计方案以及电压积分器将控制电压提取来控制伪电阻，可以得到阻值为基准电阻XYZ倍的伪电阻，该伪电阻阻值精确可调，对PVT波动的鲁棒性好，线性度相比传统伪电阻有提高。
一种基于开关电容电阻矫正电路

[发明专利]设有伪单元的薄膜磁性体存储装置-CN03103462.4无效
发明人：谷崎弘晃;辻高晴;大石司 -专利权人：三菱电机株式会社;三菱电机工程株式会社
申请日： 2003-01-27 - 公布日： 2003-12-24 - 主分类号： G11C11/15 文献下载
摘要：伪单元(DMC)中设置具有和磁致电阻元件(TMR)相同特性(即随两端施加电压而变化的特性)的多个伪磁致电阻元件(TR、TM)。并且，使加在各伪磁致电阻元件两端的施加电压小于加在存储单元(MC)的磁致电阻元件两端的施加电压，由此，伪单元被设计成具有第一与第二电阻之间的中间电阻。
设有单元薄膜磁性存储装置

[发明专利]半导体集成器件及其制作方法-CN201210141118.7有效
发明人：洪中山 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-05-08 - 公布日： 2013-11-13 - 主分类号： H01L21/822 文献下载
摘要：本发明实施例公开了一种半导体集成器件及其制作方法，该方法包括：提供基底，该基底包括有源区和隔离区、电阻形成层和牺牲层；去除部分牺牲层材料和电阻形成层材料，在形成伪栅和电阻，伪栅包括部分电阻形成层材料和牺牲层材料，电阻仅包括部分电阻形成层材料，电阻的表面高度低于伪栅的表面高度；形成第一介质层；平坦化第一介质层，仅暴露出伪栅表面；形成金属栅开口；填充金属栅开口，得到金属栅极。本发明实施例通过在电阻形成层表面上设置牺牲层，之后去除电阻上方的牺牲层，而保留伪栅区域的牺牲层，使伪栅表面的高度高于电阻表面的高度，避免在后续平坦化过程中损伤到电阻表面，使电阻的阻值满足设计要求，提高了半导体集成器件的良率
半导体集成器件及其制作方法

[发明专利]半导体结构的制造方法-CN201610527879.4有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-07-06 - 公布日： 2020-01-03 - 主分类号： H01L21/8238 文献下载
摘要：一种半导体结构的制造方法，包括：提供包括器件区域和电阻区域的衬底，器件区域的衬底具有分立的鳍部；在衬底上形成隔离结构；在器件区域形成横跨鳍部表面并覆盖鳍部部分顶部和侧壁表面的伪栅结构；在形成伪栅结构的过程中，在电阻区域的隔离结构上形成电阻结构；在隔离结构上形成露出伪栅结构和电阻结构的层间介质层；在器件区域的层间介质层上形成图形层，图形层露出电阻结构；以图形层为掩膜，对电阻结构进行掺杂工艺以调整阻值；在掺杂工艺后，在电阻结构上形成保护层；形成保护层后，去除伪栅结构；在伪栅结构原位置处形成金属栅极结构。相比形成伪栅结构和电阻结构后，对电阻结构进行掺杂工艺的方案，本实施例可以降低电阻结构的制造成本。
半导体结构制造方法

[发明专利]采用伪栅极去除的集成电路电阻器制造-CN201210133069.2有效
发明人：柯俊宏;陈志辉;王世维 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-04-28 - 公布日： 2013-07-10 - 主分类号： H01L21/822 文献下载
摘要：提供了制造半导体器件的方法，该半导体器件包括金属栅极晶体管和电阻器。一种方法包括：提供衬底，该衬底包括晶体管器件区和隔离区；在晶体管器件区上方形成伪栅极以及在隔离区上方形成电阻器；以及用掺杂剂注入电阻器。该方法还包括：湿法蚀刻伪栅极以去除伪栅极；以及然后在晶体管器件区上方形成金属栅极从而替换伪栅极。本发明提供了采用伪栅极去除的集成电路电阻器制造。
采用栅极去除集成电路电阻器制造

[发明专利]晶体管及其制造方法-CN201610944423.8在审
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-11-02 - 公布日： 2018-05-11 - 主分类号： H01L29/10 文献下载
摘要：一种晶体管及其制造方法，制造方法包括：提供衬底，所述衬底包括器件区域和电阻区域；在所述电阻区域的衬底上形成第一隔离结构；在所述器件区域的衬底上形成伪栅结构，在形成所述伪栅结构的过程中，在所述第一隔离结构上形成电阻结构；在所述伪栅结构两侧的衬底中形成源漏掺杂区；对所述电阻结构进行离子掺杂，以调整电阻结构阻值；进行退火工艺处理，以激活源漏掺杂区的离子和电阻结构中的离子；去除所述伪栅结构；在所述伪栅结构原位置处形成栅极结构
晶体管及其制造方法

[发明专利]伪电阻电路-CN202310376703.3在审
发明人：张雷;韩明时 -专利权人：清华大学
申请日： 2023-04-11 - 公布日： 2023-07-21 - 主分类号： G05F3/26 文献下载
摘要：本公开实施例提供的一种伪电阻电路，属于模拟集成电路设计领域。该伪电阻电路包括：串联连接的晶体管M1和晶体管M2，晶体管M1和晶体管M伪电阻电路的温度稳定性，使伪电阻电路具有更广的应用场景。
电阻电路

[发明专利]全差分电容回授放大器的控制电路和控制方法-CN202211726607.9在审
发明人：洪俊杰;林玲;陈鹏鹏;刘禹延 -专利权人：杭州万高科技股份有限公司
申请日： 2022-12-29 - 公布日： 2023-05-26 - 主分类号： H03F1/56 文献下载
摘要：该控制电路包括：可控阻抗伪电阻包括多个MOS管，每个MOS管的栅极互相连接接入源极随耦器和电流源偏压电路，用于控制伪阻抗进行充电；源极随耦器的一端分别与电流源偏压电路的输出和可控阻抗伪电阻的栅极连接，源极随耦器的栅极接入参考电位，源极随耦器的另一端接入栅极控制电路，用于控制可控阻抗伪电阻的栅极，以使得可控阻抗伪电阻进入弱反转区；可控阻抗伪电阻的源极或漏极接入电容耦合放大器。本发明提供的方案能够实现缩短低噪声无反馈电阻全差分电容回授放大器输入稳态时间和缩短整体启动时间的技术效果。
全差分电容放大器控制电路控制方法

[发明专利]一种用于动态电阻抗成像的图像接触阻抗伪影抑制方法及装置-CN202011064029.8有效
发明人：王梅云;张戈;白岩;魏巍;高海燕;吴亚平;陈丽娟;付峰 -专利权人：河南省人民医院
申请日： 2020-09-30 - 公布日： 2021-08-17 - 主分类号： G06T11/00 文献下载
摘要：本发明属于动态电阻抗成像技术领域，公开一种用于动态电阻抗成像的图像接触阻抗伪影抑制方法及装置，用于抑制动态电阻抗成像临床连续监护过程中由于头皮‑电极接触阻抗变化导致的图像伪影，该方法基于具有N个电极的数据采集系统，利用(N‑1)个电极进行成像，排除第M号电极对图像的贡献和不利影响，通过差分N个电极数据获取的图像和排除第M号电极数据后获取的图像，获取第M号电极导致的接触阻抗图像伪影，重复以上步骤获得全部电极可能对应的伪影图像，再将伪影图像与原图像差分，获取抑制了电极接触阻抗伪影的阻抗图像。本发明能有效抑制电阻抗图像上由于电极接触阻抗发生变化导致的图像伪影。
一种用于动态阻抗成像图像接触抑制方法装置

[发明专利]一种熔丝修调系统及方法-CN202011119436.4有效
发明人：万贤杰;付东兵;李静;王旭;雷郎成;刘佳;刘军;高炜祺;丁一;张琳 -专利权人：中国电子科技集团公司第二十四研究所;重庆吉芯科技有限公司
申请日： 2020-10-19 - 公布日： 2023-09-12 - 主分类号： H03K19/003 文献下载
摘要：本发明提供一种熔丝修调系统及方法，系统包括：熔丝电阻、读出模块、可变参考电阻模块、用于放大压降信号的伪差分放大器模块；所述熔丝电阻的一端与电源连接，所述熔丝电阻的另一端与所述伪差分放大器模块的正输入端连接，所述可变参考电阻模块的输入端与电源连接，所述可变参考电阻模块的输出端与所述伪差分放大器模块的负输入端连接，所述伪差分放大器模块的输出端与所述读出模块的输入端连接；本发明中的熔丝修调系统能够在熔丝修调时，放大熔丝电阻的压降信号，降低熔丝修调过程中对熔丝电阻增大量的要求，烧写较容易，避免熔丝修调后状态逆转，可靠性较高。
一种熔丝修调系统方法

[发明专利]一种适用于人体脉搏信号的模拟前端电路-CN202010199706.0在审
发明人：岳宏卫;肖鑫 -专利权人：桂林电子科技大学
申请日： 2020-03-20 - 公布日： 2020-07-03 - 主分类号： H03F1/30 文献下载
摘要：本发明公开一种适用于人体脉搏信号的模拟前端电路，包括电容C1、C’1、C2、C’2、CL和C’L，伪电阻R伪电阻包括PMOS管M15、M16、M19和M20，以及NMOS管M17、M18和Mc。此外，本发明的伪电阻结构，其阻值最大能达到GΩ，与现有的伪电阻结构相比，改善了伪电阻的线性度，提高了集成度，总的谐波失真小于1％。
一种适用于人体脉搏信号模拟前端电路

[发明专利]半导体结构及其形成方法-CN201710011951.2有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2017-01-06 - 公布日： 2020-09-08 - 主分类号： H01L27/02 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供衬底，所述衬底包括用于形成主动器件的主动区和用于形成被动器件的被动区；形成位于所述主动区衬底上的伪栅结构和位于所述被动区衬底上的电阻材料层；在所述伪栅结构两侧的衬底上形成源漏掺杂区；形成源漏掺杂区之后，在所述伪栅结构和所述电阻材料层露出的衬底上形成介质层，所述介质层露出所述伪栅结构和所述电阻材料层；去除所述伪栅结构，在所述介质层内形成栅极开口；对所述介质层露出的电阻材料层进行高阻注入，形成电阻；在所述栅极开口内形成栅极结构。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN201910452294.4有效
发明人：王金刚 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-05-28 - 公布日： 2023-05-23 - 主分类号： H01L21/033 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，包括多个晶体管区以及电阻区，晶体管区基底上形成有伪栅结构，电阻区基底上形成有电阻器结构，伪栅结构和电阻器结构露出的基底上形成有层间介质层；形成覆盖层间介质层、伪栅结构和电阻器结构的硬掩膜层；进行至少一次栅极替换工艺，包括：刻蚀硬掩膜层，露出待去除的伪栅结构；以剩余硬掩膜层为掩膜去除露出的伪栅结构，在层间介质层内形成开口；在开口中形成覆盖硬掩膜层的栅极材料层本发明改善了电阻器结构的顶面凹陷问题。
半导体结构及其形成方法

[实用新型]一种适用于人体脉搏信号的模拟前端电路-CN202020365262.9有效
发明人：岳宏卫;肖鑫 -专利权人：桂林电子科技大学
申请日： 2020-03-20 - 公布日： 2020-08-07 - 主分类号： H03F1/30 文献下载
摘要：本实用新型公开一种适用于人体脉搏信号的模拟前端电路，包括电容C1、C’1、C2、C’2、CL和C’L，伪电阻R伪电阻包括PMOS管M15、M16、M19和M20，以及NMOS管M17、M18和Mc。此外，本实用新型的伪电阻结构，其阻值最大能达到GΩ，与现有的伪电阻结构相比，改善了伪电阻的线性度，提高了集成度，总的谐波失真小于1％。
一种适用于人体脉搏信号模拟前端电路

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条