“伪栅介质层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3523307个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构的形成方法-CN201510176680.7有效
发明人：徐建华 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2015-04-14 - 公布日： 2020-09-08 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有伪栅结构；形成覆盖所述半导体衬底和伪栅结构侧壁的介质层，所述介质层的表面与伪栅结构顶部表面齐平；去除所述伪栅结构，形成凹槽；在所述凹槽的侧壁和底部以及介质层的表面形成高K栅介质材料层；在所述高K栅介质层上形成铝钛成核层，所述铝钛成核层中钛原子的含量大于铝原子的含量；在所述铝钛成核层上形成铝钛体层，所述铝钛体层中钛原子的含量小于铝原子的含量，所述铝钛成核层和铝钛体层构成功函数材料层；在所述铝钛体层上形成金属层，所述金属层填充满凹槽。本发明形成的功函数材料层的表面平坦度提高。
半导体结构形成方法

[发明专利]半导体器件的结构及形成方法-CN201110107496.9有效
发明人：邵群 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2011-04-27 - 公布日： 2012-10-31 - 主分类号： H01L29/06 文献下载
摘要：其中本发明的实施例的半导体器件的结构包括：提供基底、位于基底表面的伪栅、覆盖所述伪栅和基底的刻蚀阻挡层；位于所述刻蚀阻挡层表面的第一层间介质层，所述第一层间介质层具有与伪栅表面齐平或低于所述伪栅表面的子表面；位于所述第一层间介质层子表面的研磨阻挡层；位于所述研磨阻挡层表面的第二层间介质层。本发明的实施例解决了伪栅周边的第一层间介质层在抛光时损坏，形成凹坑的问题，从而获得了稳定的金属栅极厚度，后续填充金属形成高K金属栅极的时候，也不会引入金属残留到第一层间介质层中，提高了半导体器件的性能，
半导体器件结构形成方法

[发明专利]一种半导体结构及其制造方法-CN201310282657.7有效
发明人：钟汇才;梁擎擎;朱慧珑;叶甜春 -专利权人：中国科学院微电子研究所
申请日： 2013-07-06 - 公布日： 2017-05-24 - 主分类号： H01L21/28 文献下载
摘要：在衬底上形成一层金属‑石墨烯层，形成伪栅、侧墙、源/漏区、层间介质层，去除伪栅以及伪栅下面的金属‑石墨烯层，形成栅介质层和栅电极，最后刻蚀接触孔，填充接触孔，并进行平坦化。
一种半导体结构及其制造方法

[发明专利]晶体管的形成方法-CN201410504675.X在审
发明人：赵杰 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-09-26 - 公布日： 2016-04-20 - 主分类号： H01L21/336 文献下载
摘要：一种晶体管的形成方法，包括：提供衬底，所述衬底表面具有伪栅极层，所述衬底表面具有介质层，所述介质层覆盖所述伪栅极层的侧壁表面，且所述介质层暴露出所述伪栅极层；去除所述伪栅极层，在所述介质层内形成开口，所述开口底部暴露出衬底表面；在所述开口底部的衬底表面形成界面层；在所述开口的侧壁表面和所述开口底部的界面层表面形成栅介质层；在所述栅介质层内掺杂逆反应离子；在所述栅介质层表面形成填充满所述开口的栅极层。
晶体管形成方法

[发明专利]半导体结构及其形成方法-CN201710321841.6有效
发明人：周飞 -专利权人：中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2017-05-09 - 公布日： 2020-10-09 - 主分类号： H01L27/06 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括高电阻器件区，高电阻器件区由器件区和边缘区组成；在器件区和边缘区的基底上形成分立的虚拟伪栅；在虚拟伪栅露出的基底上形成层间介质膜，层间介质膜覆盖虚拟伪栅顶部；对层间介质膜进行平坦化处理，使剩余层间介质膜露出虚拟伪栅顶部，且剩余层间介质膜作为层间介质层。相比未形成虚拟伪栅的方案，本发明在后续形成层间介质层的平坦化处理过程中，可以提高层间介质层的顶部平坦度，改善层间介质层的顶部凹陷(Dishing)问题，从而有利于改善半导体结构的性能。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN201710131234.3有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2017-03-07 - 公布日： 2020-07-10 - 主分类号： H01L21/8244 文献下载
摘要：一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底包括第一区、第二区和第三区，所述第三区位于所述第一区和第二区之间；形成从第一区延伸到第二区的伪栅结构，所述伪栅结构贯穿所述第三区；分别在所述第一区伪栅结构两侧的基底内形成第一源漏掺杂区；分别在所述第二区伪栅结构两侧的基底内形成第二源漏掺杂区；形成所述第一源漏掺杂区和第二源漏掺杂区之后，形成贯穿所述伪栅结构的介质开口，所述介质开口暴露出所述第三区的基底；在所述介质开口内形成层间介质层，所述层间介质层的顶部表面与伪栅结构的顶部表面齐平。所述方法能够降低在介质开口内形成层间介质层的难度。
半导体结构及其形成方法

[发明专利]3D存储器件及其制造方法-CN202010106525.9有效
发明人：李思晢;卢峰;高晶;周文斌 -专利权人：长江存储科技有限责任公司
申请日： 2020-02-21 - 公布日： 2022-08-09 - 主分类号： H01L27/11563 文献下载
摘要：该3D存储器件的制造方法包括：在衬底上形成叠层结构；形成贯穿叠层结构的沟道孔与伪沟道孔；分别在沟道孔与伪沟道孔的内表面形成堆叠的栅介质层、电荷存储层、隧穿介质层以及半导体牺牲层，衬底与半导体牺牲层至少被栅介质层、电荷存储层以及隧穿介质层分隔；在伪沟道孔中形成阻挡层，阻挡层覆盖伪沟道孔中的半导体牺牲层；去除沟道孔底部的部分半导体牺牲层、隧穿介质层、电荷存储层以及栅介质层形成通孔；在沟道孔与通孔的内表面形成沟道层，沟道层与衬底电连接，其中，在形成通孔时，阻挡层至少保护位于伪沟道孔底部的半导体牺牲层、隧穿介质层、电荷存储层以及栅介质层不被去除。
存储器件及其制造方法

[发明专利]半导体结构及其形成方法-CN201910047290.8有效
发明人：王楠;应战 -专利权人：中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2019-01-18 - 公布日： 2023-09-12 - 主分类号： H01L29/78 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底以及凸出于衬底的鳍部，鳍部露出的衬底上形成有隔离层，隔离层覆盖鳍部的部分侧壁；形成横跨鳍部的伪栅结构，包括伪栅层，伪栅结构覆盖鳍部的部分顶部和部分侧壁；在伪栅结构露出的衬底上形成层间介质层，层间介质层露出伪栅结构顶部；去除伪栅层，在层间介质层内形成开口；去除开口露出的部分厚度隔离层，在隔离层内形成凹槽；在凹槽和开口内形成栅极结构，栅极结构横跨鳍部且覆盖鳍部的部分顶部和部分侧壁
半导体结构及其形成方法

[发明专利]MOS晶体管的形成方法-CN201310338368.4有效
发明人：李凤莲;倪景华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-08-05 - 公布日： 2019-11-01 - 主分类号： H01L21/336 文献下载
摘要：一种MOS晶体管的形成方法，包括：提供半导体衬底，在所述半导体衬底表面形成多晶硅伪栅结构；在所述多晶硅伪栅结构两侧的半导体衬底内形成源区和漏区；在所述半导体衬底表面形成层间介质层，且所述层间介质层表面与多晶硅伪栅结构表面齐平；去除所述多晶硅伪栅，形成沟槽，所述沟槽底部暴露出含有氮元素的高K栅介质保护层；对所述沟槽暴露出的含有氮元素的高K栅介质保护层进行氮化处理；在所述沟槽内形成金属栅极。由于对含有氮元素的高K栅介质保护层进行氮化处理能修复被破坏的氮键，使得高K栅介质保护层内的缺陷数量降低，而且氮能渗透到高K栅介质层内占据的氧空洞，从而降低最终形成MOS晶体管的漏电流。
mos 晶体管形成方法

[发明专利]抛光方法以及栅极的形成方法-CN201110136654.3有效
发明人：蒋莉;黎铭琦 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2011-05-25 - 公布日： 2012-11-28 - 主分类号： H01L21/302 文献下载
摘要：一种抛光方法和栅极的形成方法，所述栅极的形成方法包括：在半导体衬底上形成伪栅结构，所述伪栅结构包括牺牲氧化层以及覆盖所述牺牲氧化层的多晶硅层；在所述伪栅结构周围形成侧墙；形成氮化硅层和覆盖所述氮化硅层的介质层，所述氮化硅层覆盖所述多晶硅层、侧墙和衬底；对所述介质层抛光直至暴露所述氮化硅层；对所述氮化硅层抛光，停止于所述多晶硅层；去除所述伪栅结构后形成开口；在所述开口中先后形成栅介质层和覆盖栅介质层的金属层；对所述金属层进行第一阶段抛光操作直至暴露出所述介质层，形成金属栅极以及残留的金属层；采用非选择性抛光液对所述金属层、介质层、氮化硅层进行第二阶段抛光操作，去除所述残留的金属层。
抛光方法以及栅极形成

[发明专利]半导体结构的形成方法-CN201510176691.5有效
发明人：徐建华;王小娜;付小牛;荆学珍 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2015-04-14 - 公布日： 2019-05-28 - 主分类号： H01L21/28 文献下载
摘要：一种半导体结构的形成方法，包括：提供半导体衬底，半导体衬底上形成有伪栅结构；形成覆盖半导体衬底和伪栅结构侧壁的介质层，介质层的表面与伪栅顶部表面齐平；去除所述伪栅结构，形成凹槽；在所述凹槽的侧壁和底部以及介质层的表面形成高K栅介质层；在所述高K栅介质层上形成第一铝金属层，所述第一铝金属层填充满凹槽；在第一铝金属层上形成牺牲层，所述牺牲层包括位于第一铝金属层上的第一粘附层、位于第一粘附层上的扩散阻挡层，以及位于扩散阻挡层上的第二粘附层；在所述牺牲层上形成第二铝金属层；采用化学机械研磨工艺去除介质层表面的第二铝金属层、牺牲层和第一铝金属层，在凹槽中形成金属栅电极。
半导体结构形成方法

[发明专利]半导体结构及其形成方法-CN201710087343.X有效
发明人：李勇;洪中山 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2017-02-17 - 公布日： 2019-12-31 - 主分类号： H01L29/78 文献下载
摘要：一种半导体结构及其形成方法，方法包括：提供衬底和位于衬底上的鳍部；在衬底上形成隔离结构；形成横跨鳍部且覆盖鳍部部分顶部和侧壁表面的伪栅结构；在伪栅结构侧壁上形成侧墙；形成侧墙后在隔离结构上形成露出鳍部顶部的第一介质层；形成第一介质层后在伪栅结构两侧鳍部内形成凹槽；在凹槽内形成掺杂外延层；形成掺杂外延层后在第一介质层上形成第二介质层，和第一介质层构成层间介质层；去除伪栅结构，在层间介质层内形成开口；在开口内填充金属层形成金属栅极结构在伪栅结构两侧鳍部内形成凹槽的过程中，第一介质层对隔离结构起到保护作用，避免侧墙下方出现因隔离结构损耗所产生的缝隙，从而避免金属层通过缝隙与掺杂外延层发生桥接。
介质层鳍部伪栅结构隔离结构掺杂外延层侧墙衬底半导体结构层间介质层开口金属栅极结构填充金属层侧壁表面金属层侧壁桥接去除横跨覆盖

[发明专利]半导体结构及其形成方法-CN201710117757.2有效
发明人：李勇 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2017-03-01 - 公布日： 2021-12-14 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其形成方法，方法包括：提供衬底以及位于衬底上分立的鳍部；在衬底上形成覆盖鳍部部分侧壁的隔离结构；形成隔离结构后，形成横跨鳍部且覆盖鳍部部分顶部和侧壁表面的伪栅结构；在伪栅结构的侧壁上形成侧墙；形成侧墙后，在伪栅结构两侧的鳍部内形成凹槽；在凹槽内形成掺杂外延层；形成掺杂外延层后，在伪栅结构露出的隔离结构上形成层间介质层，层间介质层露出伪栅结构顶部；去除伪栅结构，在层间介质层内形成开口；在开口底部形成阻挡层；去除开口中的阻挡层；去除阻挡层后，在开口内填充金属层，形成金属栅极结构。本发明通过所述阻挡层，以隔绝掺杂外延层与金属层，从而降低金属栅极结构与掺杂外延层发生桥接的概率。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN201510009320.8有效
发明人：张步新;蔡孟峰 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2015-01-08 - 公布日： 2019-01-22 - 主分类号： H01L21/768 文献下载
摘要：一种半导体结构及其形成方法，半导体结构的形成方法，包括：提供半导体衬底，半导体衬底内形成有浅沟槽隔离结构和覆盖半导体衬底的第一介质层；在浅沟槽隔离结构上的第一介质层中形成第一伪金属栅结构和第二伪金属栅结构；在第一介质层上形成电阻材料层，所述电阻材料层覆盖第一伪金属栅结构和第二伪金属栅结构的顶部表面；形成覆盖第一介质层和电阻材料层的第二介质层；刻蚀第二介质层和电阻材料层，形成暴露出第一伪金属栅结构表面的第一通孔和暴露出第二伪金属栅结构的表面的第二通孔本发明的方法提高了第一插塞和第二插塞与电阻材料层的电接触性能。
半导体结构及其形成方法

[发明专利]晶体管的制作方法-CN201010565896.X有效
发明人：康芸;李敏 -专利权人：中芯国际集成电路制造（北京）有限公司
申请日： 2010-11-29 - 公布日： 2012-05-30 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了一种晶体管的制作方法，包括：提供半导体衬底，所述半导体衬底上依次形成有牺牲层、伪栅极，所述牺牲层和伪栅极两侧的半导体衬底上形成有侧墙；在所述伪栅极和侧墙两侧的半导体衬底内形成源区和漏区；在所述半导体衬底上形成与所述伪栅极齐平的层间介质层；去除所述伪栅极和牺牲层，形成露出所述半导体衬底的沟槽；在所述沟槽底部形成栅介质层；在所述沟槽侧壁和栅介质层上形成高K介质层；在所述沟槽内的高K介质层上形成金属栅极，所述金属栅极与所述层间介质层齐平。本发明的栅介质层的结构完整，提高了所述高K介质层与栅介质层之间的粘附性，减小了晶体管的漏电流，改善了晶体管的稳定性。
晶体管制作方法