“介电图案 ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2747875个，建议您升级VIP下载更多相关专利

[发明专利]阵列基板及其制备方法-CN201910430461.5有效
发明人：贺超 -专利权人：武汉华星光电技术有限公司
申请日： 2019-05-22 - 公布日： 2021-08-03 - 主分类号： H01L27/12 文献下载
摘要：本申请提供了一种阵列基板，所述阵列基板包括：多个间隔设置的遮挡层，设置于玻璃基板上；介电层，铺设于所述玻璃基板上且覆盖遮挡层，所述介电层包括图案化的介电图案，所述介电图案包括主体介电图案，和位于所述主体介电图案至少一侧的辅助介电图案；栅极绝缘层，设置于所述介电层上。本申请通过在阵列基板中增设辅助介电图案，且所述辅助介电图案的横截面积大于所述主体介电图案的横截面积，以使辅助介电图案吸收该栅极绝缘层中大部分静电，进而减轻阵列基板显示不良的现象。
阵列及其制备方法

[发明专利]具有金属间介电图案的半导体元件的制作方法-CN202010079602.6有效
发明人：郭彬;顾海龙;黄清俊;谈文毅 -专利权人：联芯集成电路制造(厦门)有限公司
申请日： 2020-02-04 - 公布日： 2022-10-04 - 主分类号： H01L21/768 文献下载
摘要：本发明公开一种具有金属间介电图案的半导体元件及其制作方法，其中该制作半导体元件的方法为，首先形成第一金属间介电层于基底上，然后图案化第一金属间介电层以形成多个金属间介电图案于基底上、一凹槽环绕金属间介电图案以及一第二金属间介电图案环绕该凹槽，形成一金属层于凹槽内并环绕第一金属间介电图案，形成一第二金属间介电层于第一金属间介电图案、金属层以及第二金属间介电图案上，再形成多个接触洞导体于第二金属间介电层内，其中接触洞导体不重叠第一金属间介电图案
具有金属间介电图案半导体元件制作方法

[发明专利]半导体封装-CN202111134880.8在审
发明人：郑显秀;浏太元;郑命杞;安镇灿 -专利权人：三星电子株式会社
申请日： 2021-09-27 - 公布日： 2022-07-08 - 主分类号： H01L23/488 文献下载
摘要：再分布层包括光敏介电层以及光敏介电层中的第一再分布图案至第三再分布图案和高k介电图案。第一再分布图案、第二再分布图案和第三再分布图案分别连接到第一电源焊盘、第二电源焊盘和信号焊盘。高k介电图案在第一再分布图案和第二再分布图案之间。光敏介电层包括第一介电材料。高k介电图案包括介电常数大于第一介电材料的介电常数的第二介电材料。高k介电图案与钝化层接触。钝化层包括与第一介电材料和第二介电材料不同的介电材料。
半导体封装

[发明专利]半导体封装件和方法-CN201910456789.4有效
发明人：郭宏瑞;谢昀蓁;蔡惠榕 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-05-29 - 公布日： 2021-07-23 - 主分类号： H01L21/60 文献下载
摘要：在实施例中，一种方法包括：在管芯上方形成第一介电层，第一介电层包括光敏材料；固化第一介电层以降低第一介电层的光敏性；通过蚀刻图案化第一介电层以形成第一开口；在第一介电层的第一开口中形成第一金属化图案；在第一金属化图案和第一介电层上方形成第二介电层，第二介电层包括光敏材料；通过曝光和显影来图案化第二介电层以形成第二开口；以及在第二介电层的第二开口中形成第二金属化图案，第二金属化图案电连接至第一金属化图案。
半导体封装方法

[发明专利]线路板及其制作方法-CN201610543557.9有效
发明人：陈盈儒;张启民;余丞博 -专利权人：欣兴电子股份有限公司
申请日： 2016-07-12 - 公布日： 2019-11-05 - 主分类号： H05K1/03 文献下载
摘要：所述线路板包括介电基板、线路图案以及介电层。线路图案配置于所述介电基板上。介电层配置于所述介电基板上且覆盖所述线路图案。所述介电层包括介电基体以及配置于所述介电基体中的网状纤维结构。所述介电基板的由所述线路图案暴露的部分上方不具有所述网状纤维结构。本发明可制作具有较高的可靠度的线路板。
线路板及其制作方法

[发明专利]内埋式单层金属层基板、应用之封装件及基板制造方法-CN200910165917.6有效
发明人：黄士辅;苏洹漳;陈嘉成;陈家庆 -专利权人：日月光半导体制造股份有限公司
申请日： 2009-08-11 - 公布日： 2010-11-17 - 主分类号： H01L23/498 文献下载
摘要：一种单层金属层基板结构，应用于一封装件，其基板结构包括一第一图案化介电层(first patterned dielectric layer)、一图案化金属层(patterned metal layer)和一第二图案化介电层(second patterned dielectric layer)。图案化金属层内埋于第一图案化介电层，且图案化金属层的上表面与第一图案化介电层的上表面为一共平面，其中第一图案化介电层的下表面至少暴露出部分图案化金属层，以形成下方对外电性连接的数个第一接点。第二图案化介电层位于图案化金属层和第一图案化介电层的上方，且第二图案化介电层至少暴露出图案化金属层的部分上表面，以形成上方对外电性连接的数个第二接点。封装件结构则包括至少一晶粒(die)与上述基板的第二接点电性连接，和覆盖第一图案化介电层、图案化金属层、第二图案化介电层和晶粒的胶体(Molding Compound)。
内埋式单层金属层基板应用封装制造方法

[发明专利]触控结构及其制造方法-CN201210531987.0有效
发明人：姚宝顺;陆苏财;刘军廷 -专利权人：财团法人工业技术研究院
申请日： 2012-12-11 - 公布日： 2014-05-21 - 主分类号： G06F3/041 文献下载
摘要：触控结构包括第一图案化电极、一第二图案化电极、一介电结构与一导电架桥。第二图案化电极位于第一图案化电极之间，并与第一图案化电极互相分开。介电结构设置在第一图案化电极与第二图案化电极上。介电结构具有介电开口。导电架桥跨过介电结构并延伸在介电开口中。第一图案化电极通过导电架桥相互电连接。
结构及其制造方法

[发明专利]集成电路以及其制作方法-CN201710628490.3在审
发明人：邱久容;林宏展;陈禹钧 -专利权人：联华电子股份有限公司
申请日： 2017-07-28 - 公布日： 2019-02-05 - 主分类号： H01L27/02 文献下载
摘要：该集成电路包括第一绝缘层、底板、第一图案化介电层、中板、第二图案化介电层与上板。第一图案化介电层设置于底板上。中板设置于第一图案化介电层上。部分的底板、至少部分的第一图案化介电层与至少部分的中板设置于贯穿第一绝缘层的第一沟槽中。底板、第一图案化介电层与中板构成第一金属‑绝缘层‑金属电容器。第二图案化介电层设置于中板上。上板设置于第二图案化介电层上。中板、第二图案化介电层与上板构成第二金属‑绝缘层‑金属电容器，且底板与上板电连接。
图案化介电层底板绝缘层上板集成电路金属电容器板设置金属电连接制作贯穿

[发明专利]集成电路以及其制作方法-CN202210676308.2在审
发明人：邱久容;林宏展;陈禹钧 -专利权人：蓝枪半导体有限责任公司
申请日： 2017-07-28 - 公布日： 2022-09-09 - 主分类号： H01L29/92 文献下载
摘要：该集成电路包括第一绝缘层、底板、第一图案化介电层、中板、第二图案化介电层与上板。第一图案化介电层设置于底板上。中板设置于第一图案化介电层上。部分的底板、至少部分的第一图案化介电层与至少部分的中板设置于贯穿第一绝缘层的第一沟槽中。底板、第一图案化介电层与中板构成第一金属‑绝缘层‑金属电容器。第二图案化介电层设置于中板上。上板设置于第二图案化介电层上。中板、第二图案化介电层与上板构成第二金属‑绝缘层‑金属电容器，且底板与上板电连接。
集成电路及其制作方法

[发明专利]天线装置和电子装置-CN202210961765.6在审
发明人：朴柱亨;林大气;柳正基;安成庸;金载英 -专利权人：三星电机株式会社
申请日： 2022-08-11 - 公布日： 2023-04-04 - 主分类号： H01Q1/50 文献下载
摘要：所述天线装置包括：第一介电层；第二介电层，在第一方向上设置在所述第一介电层上方；第三介电层，设置在所述第一介电层与所述第二介电层之间；馈电过孔，被构造为贯穿所述第一介电层；第一馈电图案，设置在所述第一介电层与所述第三介电层之间并且连接到所述馈电过孔；第二馈电图案，设置在所述第二介电层与所述第三介电层之间并且被构造为在所述第一方向上与所述第一馈电图案叠置；以及贴片天线图案，设置在所述第二介电层上并且被构造为在所述第一方向上与所述第一馈电图案和所述第二馈电图案叠置，其中，所述第三介电层的介电常数小于所述第一介电层的介电常数和所述第二介电层的介电常数。
天线装置电子

[发明专利]形成双镶嵌结构的方法-CN02128694.9有效
发明人：李世达 -专利权人：矽统科技股份有限公司
申请日： 2002-08-12 - 公布日： 2004-02-18 - 主分类号： H01L21/768 文献下载
摘要：首先，提供其上具有一介电层的基底；接着，依序在介电层上形成上盖层及具有至少一沟槽图案的罩幕层；之后，在罩幕层及上盖层上形成具有至少一介层洞图案的光阻层，且介层洞图案的位置是对应于沟槽图案；接下来，将介层洞图案转移至上盖层及介电层的上半部，且接着去除光阻层；接下来，将沟槽图案转移至上盖层及介电层的上半部，且同时将介层洞图案转移至介电层的下半部；最后，在介电层的沟槽及介层洞中填入导电层。
形成镶嵌结构方法

[发明专利]主动元件阵列基板-CN201010002414.X有效
发明人：杨庆荣;张格致;黄国有;陈昱丞 -专利权人：友达光电股份有限公司
申请日： 2010-01-20 - 公布日： 2010-06-23 - 主分类号： G02F1/1362 文献下载
摘要：本发明公开了一种主动元件阵列基板，包括一基板、配置于基板上的多条扫描线、多条数据线与多个主动元件、一第一介电层、一共通线、一第二介电层、一图案化导电层、一第三介电层以及多个像素电极。至少部分主动元件与扫描线以及数据线电连接。第一介电层覆盖扫描线、数据线与主动元件。共通线配置于第一介电层上。第二介电层覆盖共通线与第一介电层。图案化导电层配置于第二介电层上。第三介电层覆盖图案化导电层与第二介电层。像素电极配置于第三介电层上。像素电极与图案化导电层以及主动元件电连接。图案化导电层与共通线耦合成一储存电容器。
主动元件阵列

[实用新型]半导体封装-CN202223285032.X有效
发明人：江佾澈;陈建勋;洪端佑;潘信瑜;谢潍冈;江宗宪;黄朝先;黄子松;曾明鸿;陈韦志;吴邦立;蔡豪益;胡毓祥;刘重希 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-12-08 - 公布日： 2023-05-09 - 主分类号： H01L23/498 文献下载
摘要：背侧重布线结构包括第一介电层、第二介电层、第一金属化图案以及第二金属化图案。第二介电层位于所述第一介电层上。第一金属化图案，位于所述第一介电层与所述第二介电层之间，其中所述第二介电层延伸穿过所述第一金属化图案以形成介电槽。第二金属化图案，其中所述第二介电层位于所述第一金属化图案与所述第二金属化图案之间。穿孔延伸穿过所述包封体，所述穿孔与所述第二金属化图案实体耦合，其中所述介电槽在俯视图中与所述穿孔重叠。
半导体封装

[发明专利]平面灯源-CN200510132098.7有效
发明人：张昭仁;丁初稷;李素秋 -专利权人：中华映管股份有限公司
申请日： 2005-12-21 - 公布日： 2007-06-27 - 主分类号： G02F1/13357 文献下载
摘要：一种平面灯源，其包括第一基板、第二基板、框胶、多组介电层图案以及荧光层。第一基板上包括设置有多条电极。框胶是设置于第一基板与第二基板之间，以于第一基板、第二基板与框胶之间形成一空间。而这些组介电层图案是设置于第一基板与第二基板之间的空间内，每一组介电层图案包括至少两个条状介电层图案，且每一个条状介电层图案会对应覆盖住其中一个电极，其中每一个条状介电层图案具有一个顶部表面以及两个侧表面荧光层是设置于每一组介电层图案的条状介电层图案之间，且荧光层还设置于条状介电层图案的顶部表面上。因条状介电层图案的顶部表面为凹凸状轮廓，因此可以增加荧光层的涂布面积。
平面

[发明专利]保护对准标记的方法及以此方法形成的半导体元件-CN201010198798.7有效
发明人：叶巧雯;黄志豪 -专利权人：旺宏电子股份有限公司
申请日： 2010-06-08 - 公布日： 2011-12-14 - 主分类号： H01L21/02 文献下载
摘要：其中，在平面化工艺中防止对准标记受损的方法包括：提供一衬底，在衬底中形成多个对准标记沟道，在衬底上形成第一介电层，在第一介电层上形成第二介电层，图案化第二介电层以暴露出相关于对准标记沟道的第一介电层，以形成一图案化的第二介电层，其中对准标记沟道及图案化的第二介电层界定出多个开口，在图案化的第二介电层上形成一第三介电层，且第三介电层填满开口，以及利用图案化的第二介电层作为终止层，将第三介电层平面化，在开口中形成残留的第三介电层
保护对准标记方法以此形成半导体元件

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条