“乘加操作”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4570459个，建议您升级VIP下载更多相关专利

[发明专利]一种用于SIMD计算指令的交互型运算装置及执行方法-CN202210518572.3在审
发明人：吴海彬;李文明;叶笑春;范东睿 -专利权人：中国科学院计算技术研究所
申请日： 2022-05-12 - 公布日： 2022-08-05 - 主分类号： G06F9/38 文献下载
摘要：本发明提供一种用于SIMD计算指令的运算装置，包括：数据打包流水寄存器，用于接收并寄存待处理SIMD计算指令以及指令对应的一组操作数；定点译码器，用于对定点整型指令对应的操作数进行译码重排处理并传输到定点整型运算器；定点整型运算器；用于对定点译码器处理后的操作数执行整型运算；浮点译码器，用于对浮点指令对应的操作数进行译码重排处理并根据指令将重排后的操作数传送到浮点乘加器或浮点除法器；浮点乘加器，用于对浮点译码器处理后的操作数进行浮点乘加计算；浮点除法器，用于对浮点译码器处理后的操作数进行浮点除法计算；运算结果仲裁器，用于对计算部件的运算结果进行选择以输出最终SIMD计算结果。
一种用于 simd 计算指令交互运算装置执行方法

[发明专利]一种兼具乘加功能的存储器-CN202310066346.0在审
发明人：方华;赵信 -专利权人：上海高性能集成电路设计中心
申请日： 2023-02-06 - 公布日： 2023-05-09 - 主分类号： G11C11/417 文献下载
摘要：本发明涉及一种兼具乘加功能的存储器，包括基于8T存储单元的存储阵列、地址译码器、读写数据通路和读写控制模块，还包括CIM控制电路；所述地址译码器、读写数据通路和读写控制模块，用于控制所述存储阵列进行读操作或写操作；所述CIM控制电路用于完成对输入的二进制数据和存储于所述存储阵列中的二进制数据的乘加运算。
一种兼具功能存储器

[发明专利]椭圆曲线密码的高速点加运算方法和装置-CN201910732752.X在审
发明人：胡世文;沈亚明;常洪明;田涛 -专利权人：南京秉速科技有限公司
申请日： 2019-08-09 - 公布日： 2019-11-15 - 主分类号： H04L9/30 文献下载
摘要：本发明公开了一种椭圆曲线密码的高速点加运算方法和装置，采用流水线型蒙哥马利模乘器配合模加器来实现，一个点加运算执行16个模乘运算；一个使用一个或者多个模乘器的点加电路，每一个模乘运算执行一个批次的运算请求本发明利用流水线型蒙哥马利模乘器的流水特性，巧妙地复用底层流水线型的硬件电路，以批处理的方式同时执行多个点加运算，整个系统的吞吐量获得几个数量级的提升。同时本发明还通过分析点加算法的特性，选择最优的蒙哥马利模乘器和模加器的个数，达到性能和资源使用的最佳配置。
蒙哥马利模乘器点加运算流水线型模乘运算批处理椭圆曲线密码方法和装置个数量级系统整体性能提升硬件电路硬件资源运算请求资源使用模乘器配合模复用模加算法运算吞吐量能耗电路流水配置分析

[发明专利]矩阵乘法装置及其操作方法-CN202011055763.8在审
发明人：陈建文;林泂良 -专利权人：创鑫智慧股份有限公司
申请日： 2020-09-30 - 公布日： 2022-03-01 - 主分类号： G06F7/52 文献下载
摘要：本发明提供一种矩阵乘法装置及其操作方法。矩阵乘法装置包括多个单元电路。这些单元电路的每一个包括乘加电路、第一缓存器以及第二缓存器。乘加电路的第一输入端与第二输入端分别耦接至对应第一输入线与对应第二输入线。第一缓存器的输入端与输出端分别耦接至乘加电路的输出端与第三输入端。第二缓存器耦接至第一缓存器，以接收并暂存乘积累加结果。
矩阵乘法装置及其操作方法

[发明专利]一种数值型数据同态保序加密方法-CN201610943789.3有效
发明人：杨庚;汪海伟;刘国秀;闵兆娥;王伟 -专利权人：南京邮电大学
申请日： 2016-11-02 - 公布日： 2019-05-17 - 主分类号： H04L9/00 文献下载
摘要：本发明涉及一种数值型数据同态保序加密方法，采用加密保序融合技术，在单个密文模型中，能够支持在密文上的同态加、乘计算，保持与明文一致的顺序，其中，使用本发明所设计方法对明文进行加密，并在密文分片上构建保序索引，随后将密文发送到不可信的服务器中存储，服务器可以对加密数据进行排序、查询、数据的加和乘的操作，如此，加密结果不仅能够进行加和乘运算，还支持范围查询；随后将加密结果返回给可信端，系统使用解密函数和密钥将密文结果恢复成明文
一种数值数据同态加密方法

[发明专利]一种双线性对运算的加解密协处理器-CN201710464930.6在审
发明人：李艳华;张玉禄;律博 -专利权人：北京万协通信息技术有限公司
申请日： 2017-06-19 - 公布日： 2017-10-24 - 主分类号： H04L9/30 文献下载
摘要：该加解密协处理器，通过大数P域的模加，模减，模乘，模逆运算单元分别实现大数P域的模加，模减，模乘，模逆运算，并通过采用FIFO指令调用P域的模加，模减，模乘，模逆，并对其进行组合，来实现P2域的模加，模减，模乘，模平方以及模逆等运算，实现了双线性对的运算高性能和灵活性的有机统一。
一种双线运算解密处理器

[发明专利]基于张量计算核心的张量数据处理方法及张量计算核心-CN202310149793.2在审
发明人：师雨洁;杨轲翔;刘旭东;何虎;程宝忠 -专利权人：上海清华国际创新中心
申请日： 2023-02-22 - 公布日： 2023-07-04 - 主分类号： G06F7/498 文献下载
摘要：本发明公开了一种基于张量计算核心的张量数据处理方法及张量计算核心，应用于张量计算核心，所述张量计算核心包括乘加器阵列、累加器以及寄存器堆，该方法包括：从所述寄存器堆中存储的张量数据处理指令中读取待处理张量数据信息；其中，所述待处理张量数据信息中至少包括特征数据、权重数据、偏置数据以及运算标记；根据所述特征数据的数据量以及所述乘加器阵列的位宽，确定数据处理次数；基于所述乘加器阵列、所述累加器以及所述数据处理次数，本发明能够实现卷积、通用矩阵乘等操作。在与其他实现方式对比后，针对卷积计算，能够减少格式转换过程，提高数据处理效率。
基于张量计算核心数据处理方法

[发明专利]卷积神经网络模型的计算方法及装置-CN201911022124.9有效
发明人：郭振华;范宝余;王丽;高开 -专利权人：浪潮电子信息产业股份有限公司
申请日： 2019-10-25 - 公布日： 2022-03-22 - 主分类号： G06N3/063 文献下载
摘要：本发明提供了的一种卷积神经网络模型的计算方法及装置，该方法包括：通过获取卷积神经网络模型的训练任务的计算模型；然后，将所述卷积神经网络模型的训练任务的计算模型中的乘累加运算拆分成多个乘加运算任务；再根据预设的计算模型与计算设备的对应关系，确认每一个乘加运算任务所对应的计算设备；最后，利用所述每一个乘加运算任务所对应的计算设备，分别对所述每一个乘加运算任务进行计算。
卷积神经网络模型计算方法装置

[发明专利]向量复数乘法运算的指令执行方法及相应的装置-CN201010100185.5有效
发明人：郇丹丹;刘宏伟;张晓春 -专利权人：北京龙芯中科技术服务中心有限公司
申请日： 2010-01-22 - 公布日： 2010-09-08 - 主分类号： G06F7/57 文献下载
摘要：本发明涉及处理器中向量复数乘法运算(a+bj)*(c+dj)的指令执行方法及相应的装置，其特征在于，设计两条指令配对完成所述向量复数乘法运算(a+bj)*(c+dj)，其中：第一条指令做向量乘法，其操作数包括所述(a+bj)和所述(c+dj)，用于计算出所述向量复数乘法运算(a+bj)*(c+dj)的部分结果；第二条指令做向量乘加，其操作数包括所述(a+bj)、所述(c+dj)以及所述第一条指令的执行结果，用于计算出所述向量复数乘法运算通过设计由两条指令配对来完成操作，本发明使得向量复数乘法运算的流水长度为乘加运算的流水级。另外，通过使两条指令复用向量乘加功能部件，本发明能够大大节省芯片的面积和成本。
向量复数乘法运算指令执行方法相应装置

[发明专利]一种低位宽输入-低位宽输出的加法器树单元及近似乘加方法-CN202210759303.6在审
发明人：黄科杰;王楚惠;沈海斌;范继聪;徐彦峰 -专利权人：浙江大学;中国电子科技集团公司第五十八研究所
申请日： 2022-06-29 - 公布日： 2022-10-04 - 主分类号： G06F7/505 文献下载
摘要：本发明公开了一种低位宽输入‑低位宽输出的加法器树单元及近似乘加方法，该单元包括编码及解码电路、低位宽输入‑低位宽输出的近似加法器树电路、累加求和电路、误差修正电路；当输入一组n个低位宽的数据与权重，能够最终输出一个同低位宽的乘加结果该方法对输入的权重进行基‑4布斯编码后再进行解码操作，重构后得到部分积阵列，规模为n×m，其中n为行数，m为列数。该方法能够优化卷积操作中大量的乘加运算，并可实现低功耗、高速度地完成计算任务。
一种低位输入输出加法器单元近似方法

[发明专利]一种浮点乘加器及其乘法CSA压缩树的进位校验装置-CN200710119247.5有效
发明人：齐子初;胡伟武 -专利权人：中国科学院计算技术研究所
申请日： 2007-07-18 - 公布日： 2007-12-26 - 主分类号： G06F7/57 文献下载
摘要：本发明公开了一种浮点乘加器中乘法进位保留加法器(CSA)压缩树的进位校验装置，包括一进位判断单元和一进位检验单元，所述进位判断单元，用于以浮点乘加器两个操作数A和B经过第一进位保留加法器压缩得到的压缩进位部分与压缩和部分的数据为输入值，判断相加的结果是否进位，并根据进位情况输出进位校验位M；所述进位校验单元，用于根据进位判断单元输出的进位校验位M、操作数C取反对齐后的C_invshift的高55比特(bit)，第二其使得进位保留加法器(CSA)压缩结果得到纠正，使得乘加器的计算正确。
一种浮点乘加器及其乘法 csa 压缩进位校验装置

[发明专利]卷积神经网络加速方法及装置-CN201810028998.4有效
发明人：季向阳;连晓聪 -专利权人：清华大学
申请日： 2018-01-12 - 公布日： 2020-08-04 - 主分类号： G06N3/063 文献下载
摘要：本公开涉及一种卷积神经网络加速方法及装置，所述方法包括：读取卷积层的输入特征图；将所述输入特征图输入卷积层的处理阵列组中，根据第一参考像素向量、第二参考像素向量、卷积核权值和已完成的输入通道的数据，利用部分传播乘加器进行卷积乘加操作，得到处理阵列组的输出结果；根据所述处理阵列组的输出结果得到卷积层的输出特征图；将卷积层最后一层的输出特征图写入全连接层的输入缓存；全连接层根据所述卷积层最后一层的输出特征图执行乘加操作，得到全连接层的输出特征向量
卷积神经网络加速方法装置

[实用新型]一种反卷积硬件加速电路-CN201920554691.8有效
发明人：王子彤;姜凯;秦刚 -专利权人：浪潮集团有限公司
申请日： 2019-04-23 - 公布日： 2019-11-19 - 主分类号： G06N3/063 文献下载
摘要：本实用新型公开了一种反卷积硬件加速电路，包括输入缓冲模块、权重缓冲模块、输入扩展模块、可配置脉动乘加模块、输出缓冲模块和控制模块；所述输入扩展模块包括输入FIFO存储器和参数FIFO存储器；所述控制模块分别连接输入缓冲模块、权重缓冲模块、可配置脉动乘加模块和输出缓冲模块的输入端，所述控制模块连接参数FIFO存储器的输入端；所述输入缓冲模块的输出端连接输入FIFO存储器的输入端，所述输入扩展模块的输出端连接可配置脉动乘加模块输入端一，所述权重缓冲模块的输出端连接可配置脉动乘加模块输入端二，可配置脉动乘加模块的输出端连接输出缓冲模块的输入端。
输入端加模块可配置脉动输出端连接存储器输出缓冲模块输入缓冲模块输入扩展模块缓冲模块控制模块权重输入FIFO 反卷积本实用新型参数FIFO 连接参数硬件加速新算法电路部署保证

[发明专利]一种面向椭圆曲线加密算法的标量乘电路-CN202311091415.X在审
发明人：请求不公布姓名 -专利权人：无锡沐创集成电路设计有限公司
申请日： 2023-08-29 - 公布日： 2023-09-29 - 主分类号： G06F7/544 文献下载
摘要：本申请公开了一种面向椭圆曲线加密算法的标量乘电路，涉及数字信息传输领域，该标量乘电路优化了标量乘控制器的时序调度过程，将传统的点加和倍点的计算过程拆分开并重新设计标量乘调度方案，使得只需使用两个乘加单元、一个模逆单元结合若干个寄存器即可完成标量乘的运算，通过优化标量乘调度方案使得该标量乘电路在具有较小的电路面积的同时高效的计算性能。该标量乘电路可以支持任意域长，任意不可约多项式和曲线参数的标量乘运算，具有较高的通用性和灵活性，可以保持高性能的需求。
一种面向椭圆曲线加密算法标量电路

[发明专利]基于数据流结构的低精度神经网络计算装置及加速方法-CN202110676008.X有效
发明人：范志华;吴欣欣;王珎;李文明;安学军;叶笑春;范东睿 -专利权人：中国科学院计算技术研究所
申请日： 2021-06-18 - 公布日： 2023-07-21 - 主分类号： G06N3/0464 文献下载
摘要：本发明提供一种基于数据流结构的低精度神经网络计算装置，包括输入缓存区，输出缓存区、权重缓存区以及PE阵列，其中，PE阵列中的每个PE包括乘加部件，所述乘加部件以SIMD方式进行乘加运算。
基于数据流结构精度神经网络计算装置加速方法