“乘加操作”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4570459个，建议您升级VIP下载更多相关专利

[发明专利]一种素域椭圆曲线加密的点乘加速电路-CN201310006087.9有效
发明人：江先阳;周正;李彬;唐从学 -专利权人：武汉大学
申请日： 2013-01-08 - 公布日： 2013-05-01 - 主分类号： H04L9/06 文献下载
摘要：一种素域椭圆曲线加密的点乘加速电路，用于计算Q＝k·P，其中k为计算点乘的次数，P点是椭圆曲线上的一个点，Q点是椭圆曲线上的另一个点；包括初始化寄存器、点加运算模块、点减运算模块、倍点运算模块、移位寄存器、比较器、二选一选择器和结果寄存器，其中点加运算模块、点减运算模块、倍点运算模块和移位寄存器并行执行。本发明通过对NAF(k)的右移操作和对NAF(k)是否为“0”的判断，来控制点加和倍点的运算次数，NAF(k)为k的非相邻表示型数值。当k的值为“0”时点加运算将会自动终止，节省了运算时间。本发明的加速电路比固定地执行2m次点操作要灵活得多，算法在实现任意位长的点乘运算时只需要一个2m位的移位器和相应的控制电路，资源需求少，适合在FPGA或者ASIC中实现。
一种椭圆曲线加密加速电路

[发明专利]用于扩展函数的增强型浮点单元-CN200610063928.X有效
发明人： D·多诺夫里奥;X·李 -专利权人：英特尔公司
申请日： 2006-09-28 - 公布日： 2007-06-20 - 主分类号： G06F7/544 文献下载
摘要：FP乘加(MAD)单元对中间自变量、第二自变量和第三自变量执行乘加操作，以产生具有结果尾数和结果指数的结果。该第二和第三自变量分别具有第二和第三尾数与指数。
用于扩展函数增强浮点单元

[发明专利]一种抗辐照高阶高速可参数重构FIR滤波器设计方法及系统-CN201810621030.2有效
发明人：苏哲;蔡明圭;王磊;凌菲;刘文山;马文龙;李毅松 -专利权人：西安空间无线电技术研究所
申请日： 2018-06-15 - 公布日： 2022-07-29 - 主分类号： H03H17/00 文献下载
摘要：本发明公开了一种抗辐照高阶高速可参数重构FIR滤波器设计方法及系统，其中，该方法包括如下步骤：(1)根据任务需求，确定FIR滤波器的阶数N；(2)根据FPGA型号，确定一列乘加器所包含的乘加器的个数L；(3)如果N≤L，则采用基于乘加器硬核的低阶FIR滤波器设计方法完成滤波器设计；(4)如果N＞L，则采用基于乘加器硬核的高阶FIR滤波器设计方法完成滤波器设计。
一种辐照高速参数 fir 滤波器设计方法系统

[发明专利]并行向量乘加器的存内计算装置和电子设备-CN202211329832.9在审
发明人：朱夏宁;艾力 -专利权人：杭州智芯科微电子科技有限公司
申请日： 2022-10-27 - 公布日： 2023-01-20 - 主分类号： G06F7/544 文献下载
摘要：本申请实施例提供一种并行向量乘加器的存内计算装置和电子设备，涉及存内计算技术领域，能够提高计算速度。并行向量乘加器的存内计算装置，包括：L个乘加模块，每个乘加模块包括q个乘法单元和一个加法器，q＞1，L＞1；乘法单元包括存储器和乘法电路；加法器包括q个加法输入端，第a个加法输入端电连接于第a个乘法单元的输出端，a的取值为1、2、…、q；移位累加器，移位累加器包括L个累加输入端，第b个累加输入端电连接于第b个乘加模块的输出端，b的取值为1、2、…、L；每个累加输入端具有对应的权重值，移位累加器用于基于每个累加输入端对应的权重值对
并行向量乘加器计算装置电子设备

[发明专利]一种素数域椭圆曲线密码协处理器-CN202210915662.6在审
发明人：王德明;林宇杭;钟清华 -专利权人：华南师范大学
申请日： 2022-08-01 - 公布日： 2022-12-02 - 主分类号： G06F9/38 文献下载
摘要：本发明公开了一种素数域椭圆曲线密码协处理器，包括寄存器模块、NAF编码模块、运算模块和控制器模块；其中，运算模块包括模乘器单元、模平方器单元、第一模加器单元和第二模加器单元，模乘器单元与第一模加器单元和第二模加器单元连接并构成三级流水线结构，以执行模乘运算；模平方器单元与第一模加器单元和第二模加器单元连接并构成三级流水结构，以执行模平方运算，模乘器单元与模平方器单元并行进行运算，能够加快运算速率，实现较高性能，同时能够实现面积和性能的最佳权衡
一种素数椭圆曲线密码处理器

[发明专利]ECC协处理器-CN201110257450.5无效
发明人：李政东 -专利权人：北京华大信安科技有限公司
申请日： 2011-09-01 - 公布日： 2011-12-14 - 主分类号： G06F7/72 文献下载
摘要：本发明提供了一种ECC协处理器，内部包括命令/状态寄存器，译码控制单元，数据寄存器，双端口SRAM，点加控制单元，点倍控制单元，模幂控制单元，模乘控制单元、模加/模减控制单元，基本运算单元。本发明的ECC协处理器实现并对外提供大整数模乘、模加/模减、模幂和椭圆曲线点加/点倍运算功能，点加和点倍运算的对外接口中椭圆曲线点的坐标采用雅可比坐标，可以支持外部控制器灵活实现多种点乘运算。
ecc 处理器

[发明专利]ECC协处理器-CN201110426633.5无效
发明人：李政东;汪朝晖 -专利权人：北京华大信安科技有限公司
申请日： 2011-12-19 - 公布日： 2012-07-25 - 主分类号： G06F7/72 文献下载
摘要：本发明提供了一种ECC协处理器，内部包括命令/状态寄存器，译码控制单元，数据寄存器，双端口SRAM，点加控制单元，点倍控制单元，模幂控制单元，模乘控制单元、模加/模减控制单元，基本运算单元。本发明的ECC协处理器实现并对外提供大整数模乘、模加/模减、模幂和椭圆曲线点加/点倍运算功能，点加和点倍运算的对外接口中椭圆曲线点的坐标采用投影坐标或混合坐标，可以支持外部控制器灵活实现多种点乘运算。
ecc 处理器

[发明专利]数据卷积处理方法、装置及计算机设备-CN202110848542.4在审
发明人：胡云鹏;王洪;胡华斌;曾纪国;阳昭衡 -专利权人：湖南国科微电子股份有限公司
申请日： 2021-07-27 - 公布日： 2021-10-08 - 主分类号： G06N3/04 文献下载
摘要：本申请实施例提供了一种数据卷积处理方法、装置及计算机设备，其中方法包括：获取多个特征图数据及多个权重数据；将多个特征图数据及多个权重数据划分为多份分组数据；将各分组数据输入硬件加速器对应的一个乘加单元；控制乘加单元对分组数据的特征图数据进行预处理，得到用于执行卷积操作的待卷积数据；控制乘加单元跳过待卷积数据的零值点及分组数据的权重数据的零值点，对待卷积数据的非零值点及分组数据的权重数据的非零值点执行卷积运算
数据卷积处理方法装置计算机设备

[发明专利]一种存内计算单元及阵列-CN202010749705.9有效
发明人：乔树山;李润成;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2020-07-30 - 公布日： 2023-08-01 - 主分类号： G11C11/41 文献下载
摘要：本发明提供一种存内计算单元及阵列，所述存内计算单元包括：用于存储权值的电阻型sram存储单元、用于读写解耦的外围电路和用于进行乘加运算的MAV模块。本发明采用电阻型的sram存储单元代替6Tsram存储单元应用在存内计算阵列中可以降低布线的复杂度，采用外围电路实现读写操作的解耦，通过解耦合，将输入和输出端口分离，避免了6Tsram存储单元由于多个WL而且本发明还设置了用于进行乘加运算的MAV模块，可以通过电压累计的方式进行乘加运算，可以同时进行多位的运算，而不需要额外的外围电路。
一种计算单元阵列

[发明专利]椭圆曲线密码系统的点加系统-CN200810055610.6无效
发明人：李树国;张霄鹏 -专利权人：清华大学
申请日： 2008-01-04 - 公布日： 2008-07-16 - 主分类号： G06F7/72 文献下载
摘要：用于椭圆曲线密码体制的点加系统属于椭圆曲线密码系统的点加技术领域。其特征在于：含有点加寄存器控制器、点加多路选择控制器、第一多路选择器组、中间变量寄存器组以及第二多路选择器组；在点加多路选择控制器输出的选通控制信号下，在六个流水线过程内由位于点加系统外的模乘器和模加器对第二多路选择器组输出的乘数和加数完成点加运算；在每一个流水过程内，在所述选通控制信号控制下，模乘器和模加器分别向第一、第二两个多路选择器组返回中间数据；在点加寄存器控制器输出的操作控制信号控制下，控制第一多路选择器组中的各个多路选择器通过中间变量寄存器组向第二多路选择器组输出相应的乘数和加数本发明提高了点加运算速度，在一个基本层面上优化了椭圆曲线的点乘性能，提高了数据吞吐率。
椭圆曲线密码系统

[发明专利]卷积计算的加速方法和装置、电子设备和存储介质-CN201710538332.9在审
发明人：张力 -专利权人：算丰科技（北京）有限公司
申请日： 2017-07-04 - 公布日： 2017-12-26 - 主分类号： G06N3/063 文献下载
摘要：方法包括将输入卷积层的特征平面进行格式整理得到第一格式特征矩阵，所述第一格式特征矩阵按照预设的格式进行排布，每个所述特征平面对应一个所述第一格式特征矩阵；对所述输入卷积层的特征平面进行计算得到第二格式特征矩阵；将所述第一格式特征矩阵与所述第二格式特征矩阵执行乘累加本实施例通过格式转换极大的缩减了卷积层需要执行的乘加操作次数，由于乘加操作次数减少，实现了卷积层卷积算法的加速。
卷积计算加速方法装置电子设备存储介质

[发明专利]一种基于脉动阵列自注意力机制的实现系统及方法-CN202310215066.1在审
发明人：王树龙;刘伯航;曹宪法;李宇航;陈栋梁;李嘉睿;潘锦斌 -专利权人：西安电子科技大学
申请日： 2023-03-08 - 公布日： 2023-05-30 - 主分类号： G06N3/063 文献下载
摘要：一种基于脉动阵列自注意力机制的实现系统及方法，系统包括：预处理单元：对输入矩阵进行处理并传输，PE计算单元：对处理后的数据进行缓存、乘法运算、累加操作，输出乘加结果，脉动阵列：乘加结果进行横向和纵向传递，重复上述操作，直至完成乘加计算；矩阵乘法计算单元：获得矩阵和K矩阵的乘积矩阵；自注意力机制模块：获得模块输出Attention(Q、K、V)；方法是一种基于脉动阵列自注意力机制的实现系统的应用；本发明通过利用带反馈机制的
一种基于脉动阵列注意力机制实现系统方法

[发明专利]SM2算法标量乘运算优化方法及系统-CN202211732870.9在审
发明人：柳兴邹;房礼国;胡浩 -专利权人：中国人民解放军战略支援部队信息工程大学
申请日： 2022-12-30 - 公布日： 2023-06-06 - 主分类号： G06F7/523 文献下载
摘要：本发明涉及数据处理技术领域，特别涉及一种SM2算法标量乘运算优化方法及系统，利用带符号数位集对标量乘运算中整数k进行处理，得到由‑1、0和1三个元素数值构成的非邻接形式整数集合；并申请并行执行的进程资源，其中，进程资源包含：用于执行倍乘运算的第一进程和用于执行点加运算的第二进程；遍历非邻接形式整数集合，通过第一进程和第二进程来并行执行标量乘运算中的倍乘运算和点加运算，并在非邻接形式整数集合的非零位将点加运算和倍乘运算结果相加本发明通过增加SM2算法标量乘运算基础单位来减少运算次数，提高算法计算效率，使SM2加密体制整体上能够达到智能家居等移动硬件认证中安全、有效以及轻量化的要求。
sm2 算法标量运算优化方法系统

[发明专利]基于结构化整体最小二乘的乘性加性混合噪声去除方法-CN202310485614.2有效
发明人：黄华;宋凌飞 -专利权人：北京师范大学
申请日： 2023-05-04 - 公布日： 2023-07-11 - 主分类号： G06T5/00 文献下载
摘要：本发明公开的基于结构化整体最小二乘的乘性加性混合噪声去除方法，属于图像处理领域。Image file="zy_3.JPG" imgContent="drawing" imgFormat="JPEG" orientation="portrait" inline="yes" />；对于乘性、加性混合噪声，使用结构化整体最小二乘法对噪声进行建模，在构建结构化整体最小二乘的目标方程中，通过添加扰动，并结合2范数误差项，建模表征乘性噪声和加性噪声；采用数值方法求解结构化整体最小二乘的目标方程，通过优化目标方程去除图像中的加性噪声和乘性噪声
基于结构整体最小乘性加性混合噪声去除方法

[发明专利]乘加运算装置及其乘加运算的控制方法-CN202110690348.8在审
发明人：曾柏皓;李峯旻;林榆瑄 -专利权人：旺宏电子股份有限公司
申请日： 2021-06-22 - 公布日： 2022-07-29 - 主分类号： G06F7/544 文献下载
摘要：本发明公开了一种乘加运算装置以及其控制方法。其中，乘加运算装置包括特征信息筛选器以及存储器内运算器。存储器内运算器依据筛选地址使特征信息与输入信息进行乘加运算来产生运算结果。
运算装置及其控制方法