“乘加器 ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果8853094个，建议您升级VIP下载更多相关专利

[发明专利]用于人工智能设备的核心计算单元处理器及加速处理方法-CN201810863952.4有效
发明人：李云鹏;倪岭;邹云晓;邵平平;郑金山 -专利权人：上海天数智芯半导体有限公司
申请日： 2018-08-01 - 公布日： 2022-11-08 - 主分类号： G06N3/063 文献下载
摘要：本发明公开了一种用于人工智能设备的核心计算单元处理器及处理方法，所述处理器设有多个神经元，其特征在于，所述神经元由多个乘加器组组成，所述乘加器组包括多个乘加器单元，所述乘加器单元具有累加、最大值和最小值的操作功能，各神经元内的乘加器组数量相同，各乘加器组内的乘加器单元数量相同，一个神经元内的乘加器组共享相同的输入激活数据，一个神经元内的乘加器组处理不同的内核权重数据，但不同神经元内相同位序的乘加器组处理同一内核权重数据，各个乘加器组之间没有数据转换。本发明以重复使用权重和激活的方式来安排内核，可快速地从缓存中获取数据并将它们广播到多个乘加器MAC中，以获得的更高的处理效率，降低功耗。
用于人工智能设备核心计算单元处理器加速处理方法

[发明专利]一种数据处理方法、装置、计算机设备及存储介质-CN202110132573.X有效
发明人：周军;周亮;常亮;王文强;吴飞;徐宁仪 -专利权人：成都商汤科技有限公司;电子科技大学
申请日： 2021-01-31 - 公布日： 2023-06-23 - 主分类号： G06T1/60 文献下载
摘要：本公开提供了一种数据处理方法、装置、计算机设备及存储介质，其中，该方法包括：基于矩阵操作数操作步长对乘加器阵列中的多个乘加器进行分组，得到至少一个乘加器组；利用所述至少一个乘加器组中的每个乘加器组，并行执行与所述每个乘加器组对应的数据处理任务本公开能使乘加器阵列可以同时处理多个数据处理任务，提高了乘加器阵列对数据处理任务的处理效率。另外，基于操作数操作步长对乘加器阵列进行分组使得原本对某一数据处理任务的处理结果无效的乘加器对另一个数据处理任务的处理结果有效，提高了乘加器阵列的利用率、减少了计算资源的浪费。
一种数据处理方法装置计算机设备存储介质

[发明专利]一种基于忆阻器的模拟乘加器电路-CN202010758045.0在审
发明人：段杰斌;李琛;王鹏飞 -专利权人：上海集成电路研发中心有限公司
申请日： 2020-07-31 - 公布日： 2020-11-17 - 主分类号： H03M1/12 文献下载
摘要：一种基于忆阻器的模拟乘加器电路，包括N个具有K个输入端的列忆阻器模拟乘加器单元，列忆阻器模拟乘加器单元包括一列忆阻器模块、一乘加电流发生器和一电流模数转换器；列忆阻器模块接收K个输入端输入的K个电压值，并进行模拟乘加运算；乘加电流发生器的输入端与列忆阻器模块输出端相连，用于输出模拟乘加运算的乘加电流；电流模数转换器用于将乘加电流发生器的输出电流转换为数字信号，电流模数转换器的输入端与乘加电流发生器的输出端相连；电流模数转换器的输出端为列忆阻器模拟乘加器单元的输出端。因此，本发明的电路架构更简单、电路开销低，其无需将电流转为电压后再进行模数转换，且乘加电流可直接转为数字信号，降低了电路复杂度和电路功耗。
一种基于忆阻器模拟乘加器电路

[发明专利]一种二维卷积脉动阵列结构及实现方法-CN201811474632.6有效
发明人：方兴;董刚;赵雅倩;刘栩辰;杨宏斌 -专利权人：郑州云海信息技术有限公司
申请日： 2018-12-04 - 公布日： 2022-04-22 - 主分类号： G06N3/04 文献下载
摘要：本发明公开了一种二维卷积脉动阵列结构及实现方法，包括：多个乘加器单元；第一输入信号经第一寄存器之后作为乘加器的第一乘数输入，第二输入信号依次经第一移位寄存器、第二寄存器之后作为乘加器的第二乘数输入，第三输入信号经第三寄存器之后作为乘加器的被乘数输入；多个乘加器单元之间通过第二移位寄存器进行组合，形成二维卷积脉动阵列；横向相邻的乘加器单元之间，前一个乘加器单元中的第三寄存器的输出端与后一个乘加器单元中的第三寄存器的输入端相连；纵向相邻的乘加器单元之间，上一个乘加器单元中的加法输出端与下一个乘加器中的加法输入端相连。
一种二维卷积脉动阵列结构实现方法

[发明专利]乘加方法及乘加器-CN201010559289.2有效
发明人：彭元喜;谢刚;杨惠;陈书明;刘衡竹;郭阳;孙永节;刘宗林;龚国辉;鲁建壮;许邦建 -专利权人：中国人民解放军国防科学技术大学
申请日： 2010-11-25 - 公布日： 2011-03-16 - 主分类号： G06F7/57 文献下载
摘要：一种乘加方法及乘加器，该方法的步骤为：（1）乘数通过布什编码逻辑单元产生若干控制信号，被乘数作为部分积产生逻辑单元的输入，产生部分积；（2）加数通过加数分块逻辑单元得到低位截取部分、中间部分和高位截取部分该乘加器包括布什编码逻辑单元、部分积产生逻辑单元、加数分块逻辑单元、加法器、高位预测逻辑单元、改进华莱士树单元以及拼接逻辑单元。本发明具有结构简单紧凑、成本低廉、运算速度快、稳定可靠等优点。
方法乘加器

[发明专利]神经网络处理装置及其执行向量乘加指令的方法-CN201810914600.7有效
发明人：王秉睿;周聖元;张尧 -专利权人：上海寒武纪信息科技有限公司
申请日： 2018-08-08 - 公布日： 2022-05-31 - 主分类号： G06N3/063 文献下载
摘要：本发明提供一种处理装置，包括：存储器、寄存器单元、运算单元和控制单元；存储器存储向量；寄存器单元存储向量乘加指令，控制单元获取向量乘加指令，解析所述向量乘加指令得到操作码和操作域；根据所述操作码从存储器中获取参与向量乘加运算数据；运算单元对参与向量乘加运算的数据进行向量乘加运算。
神经网络处理装置及其执行向量指令方法

[发明专利]一种支持多模式乘加器的数据运算方法-CN201610196292.X有效
发明人：张志峰;吴俊;牛丽凡;任浩琪;雷蕾;陈鑫 -专利权人：同济大学
申请日： 2016-03-31 - 公布日： 2019-01-25 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及一种支持多模式乘加器的数据运算方法，用于支持多种单指令多数据流模式的乘法器中，实现32位、16位、8位的实复数乘加运算，该方法包括以下步骤：(1)向向量乘加器输入被乘数A、乘数B及加数C；(2)根据不同的单指令多数据流模式，生成源操作数AR、BR、CR、AI、BI及CI；(3)将源操作数AR、BR及CR作为实部乘加器的输入进行实数乘加运算，将源操作数AI、BI及CI作为虚部乘加器的输入进行复数乘加运算；(4)向量乘加器输出运算结果。
一种支持模式乘加器数据运算方法

[发明专利]一种算术逻辑单元、浮点数处理方法、GPU芯片、电子设备-CN202210376801.2有效
发明人：梁洪崑 -专利权人：北京象帝先计算技术有限公司
申请日： 2022-04-12 - 公布日： 2022-07-19 - 主分类号： G06F7/575 文献下载
摘要：本公开提供了一种算术逻辑单元，包括特定乘加器以及浮点数控制电路；所述特定乘加器是对单精度浮点数乘加器改造得到的；所述浮点数控制电路，用于接收待乘加计算的三个双精度浮点数，所述三个双精度浮点数中包括两个乘数以及一个加数，针对所述两个乘数的尾数确定特定乘加器的计算对象，将计算对象输入至所述特定乘加器；特定乘加器，用于对输入的计算对象进行乘法计算，将计算结果返回至所述浮点数控制电路；浮点数控制电路，用于接收特定乘加器的计算结果，根据所述计算结果得到所述两个乘数的乘积结果；将所述乘积结果与所述加数进行相加，得到所述三个双精度浮点数的乘加结果，所述乘加结果为双精度浮点数。
一种算术逻辑单元浮点处理方法 gpu 芯片电子设备

[发明专利]一种浮点乘加器-CN202210350374.0在审
发明人：王嗣茗;杨思博;李明;李世平;郝明 -专利权人：江苏华创微系统有限公司;中国电子科技集团公司第十四研究所
申请日： 2022-04-02 - 公布日： 2022-07-12 - 主分类号： G06F7/487 文献下载
摘要：本发明公开一种浮点乘加器，实现形式为A*B+C的浮点乘加运算，浮点乘加器采用三级流水线方式实现浮点乘加运算，第一流水节拍完成浮点乘法，第二流水节拍完成加法，第三流水节拍完成舍入操作和例外判断，并输出最终结果优点：本发明浮点乘加器，实现单双精度浮点数乘加运算，并且支持非规格化数的三级流水线架构。
一种浮点乘加器

[发明专利]存内计算信号处理电路-CN202210737192.9在审
发明人：杨何勇;高润雄;李琛;郭令仪 -专利权人：上海集成电路装备材料产业创新中心有限公司;上海集成电路研发中心有限公司
申请日： 2022-06-27 - 公布日： 2022-09-20 - 主分类号： G11C7/10 文献下载
摘要：本发明提供了一种存内计算信号处理电路，包括N个列模拟乘加器单元、N个电流电压转换器单元和电压模数转换器单元，所述列模拟乘加器单元用于接收K个输入电压，以对所述输入电压和权重进行模拟乘加运算，以得到乘加电流，所述电流电压转换器单元与所述列模拟乘加器单元一一对应连接，用于接收所述乘加电流，以将所述乘加电流转换成电压信号；所述电压模数转换器单元与所有所述电流电压转换器单元连接，用于接收所述电压信号，以将所述电压信号转换为数字信号
计算信号处理电路

[发明专利]用于SM2的快速安全硬件乘法器及其应用-CN202010945337.5在审
发明人：谷大武;王腾飞;陆海宁;张海峰 -专利权人：上海交通大学;北京智芯微电子科技有限公司
申请日： 2020-09-10 - 公布日： 2020-12-18 - 主分类号： G06F7/72 文献下载
摘要：一种用于SM2的快速安全硬件乘法器及其应用，包括：乘加模块、模乘控制器、用于存放计算中间结果的寄存器堆和减法器，其中：乘加模块包含两个独立的乘加器，每个乘加器对64位操作数执行(c，z)＝a+xy+b的运算，模乘控制器分别与乘加模块和寄存器堆相连并按时钟周期发送执行指令，乘加模块输出计算中间结果至寄存器堆，寄存器堆的输出端分别与乘加模块的输入端以及减法器的输入端相连以实现循环计算和结果输出，减法器的输出端与寄存器堆的输出端与对外接口相连以输出最终结果本发明能够大幅度缩短Montgomery模乘运算延时的同时，针对算法中存在的侧信道攻击漏洞采取了有效的防护手段，使其在快速执行SM2底层运算的同时不会泄露隐私数据，具有快速、安全的特点。
用于 sm2 快速安全硬件乘法器及其应用

[实用新型]一种光纤电流传感器反馈相移非线性校正装置及系统-CN201921548744.1有效
发明人：李传生;邵海明;赵伟;王家福;梁波 -专利权人：中国计量科学研究院
申请日： 2019-09-17 - 公布日： 2020-09-08 - 主分类号： G01R15/24 文献下载
摘要：本实用新型提供一种光纤电流传感器反馈相移非线性校正装置，用于对光纤电流传感器输出端所输出的反馈相移进行非线性校正；反馈相移非线性校正装置包括校正系数发生器、第一乘加器和第二乘加器；校正系数发生器输入端与光纤电流传感器输出端连接，校正系数发生器输出端与第一乘加器一输入端连接，第一乘加器另一输入端与光纤电流传感器输出端连接，第一乘加器输出端与第二乘加器一输入端连接，第二乘加器另一输入端与光纤电流传感器输出端连接，第二乘加器输出端输出校正后的反馈相移本实用新型还提供一种光纤电流传感器反馈相移非线性校正系统，改善柔性光纤电流传感器在大动态范围内的线性度。
一种光纤电流传感器反馈相移非线性校正装置系统

[发明专利]光纤电流传感器反馈相移非线性校正装置、系统及方法-CN201910876151.6在审
发明人：李传生;邵海明;王家福;赵伟;梁波 -专利权人：中国计量科学研究院
申请日： 2019-09-17 - 公布日： 2020-01-10 - 主分类号： G01R15/24 文献下载
摘要：本发明提供一种光纤电流传感器反馈相移非线性校正装置，用于对光纤电流传感器输出端所输出的反馈相移进行非线性校正；反馈相移非线性校正装置包括校正系数发生器、第一乘加器和第二乘加器；校正系数发生器输入端与光纤电流传感器输出端连接，校正系数发生器输出端与第一乘加器一输入端连接，第一乘加器另一输入端与光纤电流传感器输出端连接，第一乘加器输出端与第二乘加器一输入端连接，第二乘加器另一输入端与光纤电流传感器输出端连接，第二乘加器输出端输出校正后的反馈相移本发明还提供一种光纤电流传感器反馈相移非线性校正系统和一种光纤电流传感器反馈相移非线性校正方法，改善柔性光纤电流传感器在大动态范围内的线性度。
光纤电流传感器乘加器非线性校正相移输出端反馈输出端连接校正系数输入端连接发生器输入端电流传感器发生器输入柔性光纤输出校正大动态线性度输出

[发明专利]一种基于乘加器单元的现场可编程神经网络阵列-CN201911175090.7有效
发明人：粟涛;苏梓培;陈弟虎;徐小清 -专利权人：中山大学
申请日： 2019-11-26 - 公布日： 2023-09-15 - 主分类号： G06N3/063 文献下载
摘要：本发明公开了一种基于乘加器单元的现场可编程神经网络阵列。该现场可编程神经网络阵列包括多个相互连接的乘加簇，所述乘加簇包括：开关矩阵；多个乘加单元，所述乘加单元用于乘法或者加法运算，输入数据经所述开关矩阵选择后，进入所述乘加单元进行乘法和/或加法运算后输出运算结果并反馈至所述开关矩阵上述的基于现场可编程神经网络阵列包含有大量的乘加簇，乘加簇中包含有多个乘加单元和开关矩阵，使得乘加单元可以作为神经网络阵列的基本逻辑单元代替FPGA中传统的基于LUT的逻辑单元，加速神经网络中乘法和加法运算效率，能够提高神经网络加速器的性能，不仅在面积上存在优化，还减少了关键路径的延时，可以以更快的频率进行神经网络加速的运算。
一种基于乘加器单元现场可编程神经网络阵列

[发明专利]一种图像处理方法、装置、计算机设备及存储介质-CN202110132579.7在审
发明人：周军;周亮;常亮;王文强;吴飞;徐宁仪 -专利权人：成都商汤科技有限公司;电子科技大学
申请日： 2021-01-31 - 公布日： 2021-06-15 - 主分类号： G06T5/50 文献下载
摘要：本公开提供了一种图像处理方法、装置、计算机设备及存储介质，其中，该方法包括：对多张待处理图像数据进行像素组合处理，得到目标图像；利用乘加器阵列对所述目标图像进行处理；基于所述多张待处理图像数据在所述乘加器阵列中分别对应的乘加器得到的处理结果本公开能用同一个乘加器阵列同时处理多张待处理图像数据，基于多张待处理图像数据在乘加器阵列中分别对应的乘加器得到的处理结果，就可以确定每张待处理图像数据的处理结果，提高了乘加器阵列的利用率、减少对计算资源的浪费
一种图像处理方法装置计算机设备存储介质

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条