[发明专利]一种算术逻辑单元、浮点数处理方法、GPU芯片、电子设备有效
| 申请号： | 202210376801.2 | 申请日： | 2022-04-12 |
| 公开（公告）号： | CN114461176B | 公开（公告）日： | 2022-07-19 |
| 发明（设计）人： | 梁洪崑 | 申请（专利权）人： | 北京象帝先计算技术有限公司 |
| 主分类号： | G06F7/575 | 分类号： | G06F7/575;G06F7/487;G06F7/485;G06T1/20 |
| 代理公司： | 北京新知远方知识产权代理事务所(普通合伙) 11397 | 代理人： | 王俊博;徐雪峤 |
| 地址： | 100029 北京市朝阳区安定*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开提供了一种算术逻辑单元，包括特定乘加器以及浮点数控制电路；所述特定乘加器是对单精度浮点数乘加器改造得到的；所述浮点数控制电路，用于接收待乘加计算的三个双精度浮点数，所述三个双精度浮点数中包括两个乘数以及一个加数，针对所述两个乘数的尾数确定特定乘加器的计算对象，将计算对象输入至所述特定乘加器；特定乘加器，用于对输入的计算对象进行乘法计算，将计算结果返回至所述浮点数控制电路；浮点数控制电路，用于接收特定乘加器的计算结果，根据所述计算结果得到所述两个乘数的乘积结果；将所述乘积结果与所述加数进行相加，得到所述三个双精度浮点数的乘加结果，所述乘加结果为双精度浮点数。 | ||
| 搜索关键词： | 一种 算术 逻辑 单元 浮点 处理 方法 gpu 芯片 电子设备 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京象帝先计算技术有限公司，未经北京象帝先计算技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210376801.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 数据处理方法、设备、中央处理器和系统-202310791361.1
- 刘烈;陈思;樊俊锋 - 深圳市纽创信安科技开发有限公司
- 2023-06-29 - 2023-10-13 - G06F7/575
- 本申请实施例公开了一种数据处理方法、设备、中央处理器和系统。该方法应用于数据处理设备，数据处理设备被中央处理器虚拟成至少两个密文计算设备，各个密文计算设备包括指令译码模块和底层算子资源池；对于至少一个密文计算设备，该方法包括：通过指令译码模块对接收到的密文计算任务指令集进行解析，确定同态加密计算指令集；通过底层算子资源池根据同态加密计算指令集，对接收到的密文计算任务数据进行同态加密计算，确定数据处理结果。
- 一种针对复数平方根的近似计算装置及方法-202010870048.3
- 潘红兵;朱杰;王宇宣 - 南京大学
- 2020-08-26 - 2023-10-13 - G06F7/575
- 本发明公开了一种针对复数平方根的近似计算装置及方法。该装置包括依次相连的预处理模块、CORDIC计算模块、基本计算模块、线性近似计算模块和输出处理模块；预处理模块用于复数的实部和虚部的预处理和迭代初始移位位数的计算；CORDIC计算模块用于计算输入复数的模长；基本计算模块用于对复数的模长、复数的实部进行加减法和移位操作；线性近似计算模块用于计算实数范围内的平方根运算；输出处理模块用于为输出复数的实部和虚部添加符号位，在串并转换后输出复数平方根的计算结果。本发明的近似计算装置及方法，在保持较高精度计算的前提下，能保持高的计算速度，并降低硬件的复杂度。
- 使用浮点功能块来实行定点正规化的方法和装置-201810106270.9
- B.帕斯卡 - 英特尔公司
- 2018-02-02 - 2023-10-03 - G06F7/575
- 本发明涉及使用浮点功能块来实行定点正规化的方法和装置。一种集成电路可以包括可以在将定点数转换成浮点数时使用的正规化电路系统。该正规化电路系统可以至少包括浮点生成电路，其接收定点数并创建对应的浮点数。该正规化电路系统然后可以利用集成电路上的嵌入式数字信号处理（DSP）块来通过从所创建的浮点数中移除先行一来实行算术运算。所得到的数可以具有分数部分和指数值，其然后可以用来导出最终的正规化的值。
- 基于CRYSTALS-Kyber的快速数论变换电路-202310594853.1
- 张卓尧;崔益军;刘伟强;王成华 - 南京航空航天大学
- 2023-05-25 - 2023-09-29 - G06F7/575
- 本发明提供一种基于CRYSTALS‑Kyber的快速数论变换电路，其中控制单元为两个蝶形单元和四个BRAM内存提供模式控制信号，并且按照不同的工作方式，为四个BRAM内存提供读写地址；数据通过四个BRAM内存输入到蝶形单元中，通过控制单元的模式控制信号选择不同的蝶形单元模式，并且在蝶形单元中引入巴雷特约简电路，将12bit×12bit＝24bit的数据重新规范到12bit的范围内，得到蝶形单元运算结果后按照快速数论变换算法的顺序写回四个BRAM内存中。本发明蝶形单元节省资源又使得其能够在高频率下运行，内存访问方式能够最大程度地发挥蝶形单元的算力，使得占用周期少。
- 一种降低哈希算法运算功耗的电路结构及算法设计-202310882042.1
- 杨越;刘慧宇 - 北京苹芯科技有限公司
- 2023-07-18 - 2023-09-29 - G06F7/575
- 本发明公开了电路结构及算法设计技术领域的一种降低哈希算法运算功耗的电路结构及算法设计，包括：步骤一：提供N个阻变式存储器存内计算模块，每个计算模块里通过阻变式存储器、固定哈希常量进行加密部分计算；步骤二：当阻变式存储器和固定哈希常量1在存内计算模块内部完成第一次加密计算后，输出数据进入循环加密，重复计算直至第N次；步骤三：经过N次循环加密计算以后，输出一个最终的报文摘要，该降低哈希算法运算功耗的电路结构及算法设计，结构设计合理，以传统的代码形式实现运算，其功耗难以降低，为此我们提出了一种降低哈希算法运算功耗的电路结构及算法设计。
- 一种串行的数据移位电路设计方法-202310882043.6
- 杨越;刘慧宇 - 北京苹芯科技有限公司
- 2023-07-18 - 2023-09-29 - G06F7/575
- 本发明涉及数据处理技术领域，尤其涉及一种串行的数据移位电路，包括用于接通或断开信号的CMOS开关、用于执行读取或者写入操作SA、同于信号比较的XOR门和用于暂存数据的移位寄存器，所述CMOS开关连接有SA，所述SA连接有XOR门，所述XOR门连接有移位寄存器，本发明在优化电路结构的基础上利用串行操作大幅降低SA个数，不仅有效降低了哈希函数XOR运算功耗，还提升了哈希算法在各类加密场景中的运算效率。解决了哈希算法在计算场景中产生功耗较高的难题，以电路结构匹配算法需求，从根本上规避高功耗对哈希算法计算效率的影响，提升了哈希算法的安全性和可靠性，可广泛用于智慧工业、智能安防等常用安全加密功能的人工智能场景。
- 电池参数的处理方法、装置、设备及存储介质-202310798092.1
- 冯洲武;严晓;赵恩海;宋佩;周国鹏;赵健;马妍;陈晓华 - 无锡玫克生智能科技有限公司
- 2023-06-30 - 2023-09-15 - G06F7/575
- 本发明提供了一种电池参数的处理方法、装置、设备及存储介质，其中，该方法包括：根据待计算的电池参数的数据跨度确定框架数的位宽；确定框架数的零点位置，并将框架数分为多个单元数；为每个单元数设置相应的地址数；地址数表示单元数在框架数中的位置；获取需要进行四则运算的两个计算数，计算数为电池参数；基于硬件电路确定计算数所对应的至少一个目标单元数及相应的目标地址数；目标地址数为目标单元数的地址数；根据两个计算数的目标单元数及目标地址数进行四则运算，得到相应的计算结果。通过本发明实施例提供的电池参数的处理方法、装置、设备及存储介质，所占用的资源更少，处理速度更快，适用于混合精度的运算。
- 可规划的非易失性算术存储器运算子-202010099030.8
- 王立中 - 芯立嘉集成电路（杭州）有限公司
- 2020-02-18 - 2023-09-15 - G06F7/575
- 本发明提供了可规划的非易失性算术存储器运算子用来对非易失性数据及易失性数据进行算术操作，且包含非易失性存储器装置，用以存储非易失性数据。本发明非易失性算术存储器运算子减少从存储器单元撷取数据的总量，以节省算术运算的功率，另外，本发明非易失性算术存储器运算子允许被多次规划以进行新的算术运算。位于算术逻辑单元的非易失性算术存储器运算子的架构可应用于数字信号处理器的运算以及深度神经网络的运算。
- 数据处理装置、方法、电子设备和存储介质-202310770601.X
- 韩志华;高大珩;冯晨;欧阳剑 - 昆仑芯（北京）科技有限公司
- 2023-06-27 - 2023-08-29 - G06F7/575
- 本公开提供了一种数据处理装置，涉及人工智能技术领域，尤其涉及芯片技术领域。该装置包括：存储单元，配置为存储多个待处理数据，待处理数据包括除数和被除数；以及处理单元，配置为：响应于确定除法运算单元无可用资源用于利用多个待处理数据中第一目标待处理数据执行除法运算，读取第一目标待处理数据；根据预设值和第一目标待处理数据的除数，确定第一目标待处理数据的初始中间参数；以及根据第一目标待处理数据的除数、被除数和初始中间参数，执行乘法运算，得到目标运算结果，作为第一待处理数据的除法运算结果。本公开还提供了一种数据处理方法、电子设备和存储介质。
- 一种浮点数据的多功能运算装置及方法-202310451633.3
- 彭轶群 - 青岛本原微电子有限公司
- 2023-04-25 - 2023-08-15 - G06F7/575
- 本发明公开了一种浮点数据的多功能运算装置及方法，该装置采用3级流水线结构，第一部分完成数据的预处理、指数运算、尾数乘积运算；包括使能控制模块、数据预处理模块、数据提取模块、符号位处理模块、数据规格化处理模块、指数预处理模块、路径判断模块、尾数booth编码模块、华莱士树压缩模块、特殊数据检测模块和第一级DFF；第二部分完成浮点尾数的加法运算；第三部分完成指数结果运算、尾数结果运算、舍入操作、特殊值处理、异常标志处理，并输出最终结果。本发明所公开的装置及方法利用资源复用技术，提高资源复用率从而降低硬件资源开销，使得在较小的硬件资源实现下可以支持多种功能的计算。
- 包括乘累加器的芯片、终端和控制方法-202210010736.1
- 李东声;任子木 - 腾讯科技（深圳）有限公司
- 2022-01-05 - 2023-07-18 - G06F7/575
- 本申请实施例公开了一种包括乘累加器的芯片、终端和控制方法，该芯片应用于人工智能场景，芯片的乘累加器中设置了包括N个基本乘法单元和基本加法单元的乘法模块，在基本乘法单元和基本加法单元中中分别设置了K个整型乘法器和整型加法器。由此在该乘累加器提供乘累加运算时，不论操作数是定点数还是浮点数，以及操作数的不同位宽大小，通过该乘累加器的乘法模块可以支持N对高位宽的操作数，或者N×K对低位宽的操作数的乘法运算。通过上述硬件结构的设置，使得乘累加器的硬件电路资源能够被高效复用，而且针对低位宽的操作数也不会出现硬件资源的浪费。从而无需在芯片中专门设计多个乘累加器，有效控制了乘累加器在芯片中占用空间。
- 一种基于POSIT浮点数格式的参数化加减法运算电路-202011601975.1
- 廖琳;谭洪舟 - 中山大学
- 2020-12-29 - 2023-07-14 - G06F7/575
- 本发明提供的一种基于POSIT浮点数格式的参数化加减法运算电路，涉及计算机技术领域，通过数据输入单元、译码单元、scale确定单元、尾数处理单元、MSB单元、结果编码单元、结果选择输出单元构建一种基于POSIT浮点数格式的参数化加减法运算电路，舍弃了原本的IEEE 754浮点计算格式，采用了新的POSIT浮点数据格式进行加减法运算，该格式对于浮点数的表示方法更加灵活简单，基于POSIT格式的加减法运算更好的节省了硬件平台计算时的硬件资源，且在相同位宽的情况下，可以提高运算精度。
- 一种适用于CPU浮点运算理论值提取的方法及装置-201910245090.3
- 王俊杰;冯春阳;黄晶;刘刚;彭琅;张兴革;张帅 - 北京市合芯数字科技有限公司
- 2019-03-28 - 2023-07-11 - G06F7/575
- 本发明提供了一种适用于CPU浮点运算理论值提取的方法及装置，该方法包括：获取CPU浮点运算单元中的指令；提取指令的指令编码，根据指令编码确定执行指令的函数；根据源操作数文件和指令编码执行函数，得出理论值。本发明提供的适用于CPU浮点运算理论值提取的方法，采用了纯软件的方式实现了浮点运算理论值的提取，通过实施本发明提供的方法，将复杂的问题简单化。
- 在Linux系统上实现ARM64位浮点模拟器的方法-202111491576.9
- 颜飞;杜鹏 - 达发科技（苏州）有限公司
- 2021-12-08 - 2023-06-23 - G06F7/575
- 本发明提出一种在Linux系统上实现ARM64位浮点模拟器的方法，其包括：在所述Linux系统上运行ARM64位指令；通过将指令分类器应用至所述ARM64位指令指出的机器代码中的第一特征代码，判断所述ARM64位指令是否为ARM64位浮点指令；以及因应于所述ARM64位指令是ARM64位浮点指令的事件，通过将所述指令分类器应用至所述ARM64位指令指出的所述机器代码中的第二特征代码，识别出所述ARM64位浮点指令为特定ARM64位浮点指令。
- 基于神经网络的数据处理方法、计算装置及存储介质-202111412086.5
- 孙炜;祝叶华 - OPPO广东移动通信有限公司
- 2021-11-25 - 2023-05-30 - G06F7/575
- 本申请涉及一种基于神经网络的数据处理方法、计算装置及存储介质，属于人工智能技术领域。计算装置包括：多个数据处理器和多个级联单元，每个级联单元分别与上一个级联单元和对应的数据处理器的输出端连接；数据处理器的数据处理单元和第一乘法器的输出端均与第一加法器的输入端连接；第一加法器的输出端与第一多路选择器的第一输入端和第二多路选择器的控制输入端连接，第二多路选择器的输出端与第一多路选择器的第二输入端连接；数据处理单元的第二乘法器的输出端与取反器的输入端和第三多路选择器的第一输入端分别连接，取反器的输出端与第三多路选择器的第二输入端连接。这样提高了计算装置中硬件资源的利用率。
- 基于LaTeX实现公式自动数学运算的方法、介质及设备-202310172339.9
- 黄凯鹏 - 黄凯鹏
- 2023-02-28 - 2023-05-05 - G06F7/575
- 本发明公开了一种基于LaTeX实现公式自动数学运算的方法、存储介质及电子设备，方法包括：预处理LaTeX公式和代码；获取LaTeX公式和代码中数学对象的集合；确定LaTeX公式中可选择、可拖拽和可放置的DOM元素数学对象；在拖拽时高亮提示可放置的DOM元素数学对象；确定源、目标DOM元素数学对象；提示用户在可能的多种数学运算中做出选择；添加数学运算过程中的动画效果；找到对应的源、目标字符串数学对象的LaTeX代码；对LaTeX代码进行符合数学运算的修改；刷新公式；动画提示发生变化的DOM元素数学对象。本发明提供一种公式推导的新方式，解放人们在数学公式推导过程中大部分机械化的脑力劳动。
- 基于栅控忆阻器的可重构存算一体逻辑门电路-202211493357.9
- 田禾;刘晏铭;潘周捷 - 清华大学
- 2022-11-25 - 2023-04-25 - G06F7/575
- 本发明提供一种基于栅控忆阻器的可重构存算一体逻辑门电路，包括输入模块、输出模块、分压模块和栅控忆阻器；其中，输入模块包括至少一个栅控忆阻器，输入模块用于接收输入信号，将输入信号转化为栅控忆阻器的高低阻态，以输出高低电位；输出模块包括至少一个栅控忆阻器，输出模块用于接收输入模块输出的高低电位，以输出逻辑计算的结果；分压模块包括至少一个特异性电阻，分压模块用于调整输入模块与输出模块在电路中的分压；栅控忆阻器用于通过导电细丝的形成与破坏实现高低阻态的转换与储存。本发明利用栅控忆阻器的特性，集成了不同逻辑操作，从而达到增加电路鲁棒性以及降低电路硬件代价的目的。
- 行波进位加法器、进位选择加法器、多级进位选择加法器以及盒式滤波器-202211269674.2
- 周先春;王博文;汪志飞;崔程程 - 南京信息工程大学
- 2022-10-18 - 2023-04-07 - G06F7/575
- 本发明公开了量子元胞自动机领域的行波进位加法器、进位选择加法器、多级进位选择加法器以及盒式滤波器。其中，行波进位加法器是基于量子元胞自动机技术设置，行波进位加法器的各位全加器均包括由多个量子元胞共面交叉构成的互连的异或逻辑门和多数逻辑门，能够减少电路的逻辑门的数量，以减少量子元胞的使用数量，降低电路延迟；进位选择加法器利用两个行波进位加法器实现；多级进位选择加法器是通过多个进位选择加法器级联获得；将多级进位选择加法器应用于盒式滤波器，不仅能够大幅减少量子元胞数量的使用，还能减少运算时间、减少电路的延迟。
- 可实现MSD加法的逻辑运算方法-202211544641.4
- 王先超;童译辉;孙少将;王先传;齐保峰 - 阜阳师范大学
- 2022-12-01 - 2023-04-07 - G06F7/575
- 本发明提供可实现MSD加法的逻辑运算方法，涉及MSD加法运算领域，包括包括设计二元三值逻辑运算的通用算法以及结合二元三值逻辑运算的通用算法实现MSD加法的所有变换组合的算法，结合两位MSD数相加的16对合法进位和本位变换，在16对变换中任取2对，测试是否能完成MSD数加法。
- 一种硬件加速方法-201910386888.X
- 肖鹏;呼明亮;屈盼让;孙少华;蔡晓乐;韩佳玮 - 中国航空工业集团公司西安航空计算技术研究所
- 2019-05-09 - 2023-04-07 - G06F7/575
- 本申请提供一种硬件加速方法，所述方法包括：采集模拟量，所述模拟量的数据格式是二进制格式；将所述模拟量的数据格式转化为浮点数；根据预设参数，并行运算浮点数乘法和浮点数加法，并获得计算结果。
- 计算多个值中最小值或最大值的基于优先级编码器的技术-202210864693.3
- I·埃尔金;B·R·博斯韦尔;S·F·奥伯曼;M·Y·西乌 - 辉达公司
- 2022-07-21 - 2023-03-31 - G06F7/575
- 公开了计算多个值中最小值或最大值的基于优先级编码器的技术。在各个实施例中，确定多个输入值的最大值或最小值。对于一组可能值中的每一个，设置对应的检测结果以指示所述输入值中的至少一个是否与所述可能值匹配。检测结果用于确定多个输入值中的最大值或最小值。
- 一种适用于多精度计算的可重构浮点乘加运算单元及方法-202110178984.2
- 谢歆昂;李凯;李博宇;杜来民;代柳瑶;毛伟;余浩 - 南方科技大学
- 2021-02-09 - 2023-03-24 - G06F7/575
- 本发明公开了一种适用于多精度计算的可重构浮点乘加运算单元及方法，通过采用统一的方法对不同精度的浮点的尾数进行划分，得到多个比特段，并调用不同数量的同一类单元乘法器在一个周期内实现多个比特段的乘法运算并输出对应的乘积，然后对所述乘积进行移位相加操作后即可得到浮点数的乘累加运算结果。本发明采用统一的尾数划分方案避免了比特冗余的问题，采用统一的单元乘法器提高了硬件利用率，还可以实现半精度浮点数的乘累加运算、单精度点积浮点数的乘累加运算和双精度浮点数的乘累加运算。解决了现有技术中支持多精度浮点乘法运算的运算方法会产生比特冗余、硬件利用率低等情况的问题。
- 基于阻变存储器的并行逻辑门及乘法器-201910041671.5
- 崔小乐;马潇;张魁民 - 北京大学深圳研究生院
- 2019-01-16 - 2023-03-24 - G06F7/575
- 本发明公开了基于阻变存储器的并行逻辑门和乘法器，并行逻辑门包括n输入与逻辑单元、n输入或逻辑单元和非逻辑单元的任意组合，且三种逻辑单元均用阻变存储器作为输入/输出器件，n≥2；具有左选端和右选端，左选端入口连接有分压电阻；左选端用于输入激励电压，右选端施加电压以配合信号输入端的电压信号和信号输出端的电压信号控制阻变存储器状态变换；正端共同挂接于左选端和右选端之间的同一公共线路上的阻变存储器实现与逻辑，正端分别挂接于左选端和右选端之间的并行线路上的阻变存储器实现或逻辑，负端挂接于左选端和右选端之间的线路上的阻变存储器实现非逻辑；该并行逻辑门按照时钟顺序执行置位、输入、运算和输出，完成逻辑运算。
- 一种芯片计算单元复用方法、装置、电子设备及存储介质-202211401219.3
- 方天琪;梁喆;刘建伟 - 爱芯元智半导体（上海）有限公司
- 2022-11-09 - 2023-03-21 - G06F7/575
- 本申请提供一种芯片计算单元复用方法、装置、电子设备及存储介质，其中芯片计算单元复用方法包括：获取芯片计算单元的规格信息及计算逻辑信息；基于芯片计算单元的计算逻辑信息，根据预设筛选规则筛选可复用计算单元集；基于芯片计算单元的规格信息，在可复用计算单元集中获取复用计算单元。通过芯片计算单元计算逻辑信息来筛选可复用计算单元集，并附加计算单元规格限定，以筛选出符合要求的可以进行复用的计算单元，通过对计算单元的复用，有效提高芯片硬件利用率。
- 一种用于智能计算加速的可配置移位加法融合单元-202210629916.8
- 刘云杰;周毅 - 湖南毂梁微电子有限公司
- 2022-06-06 - 2023-03-07 - G06F7/575
- 本发明提供了一种用于智能计算加速的可配置移位加法融合单元，包括：业务应用场景及操作数获取模块，用于获取当前业务应用场景和需要运算的操作数A和操作数B；配置选择模块，用于根据当前业务应用场景和操作数A和操作数B选取对应的配置向量；部件选择模块，用于根据配置向量选取对应运算模块部件；运算模块，用于根据对应的配置向量和操作数完成移位加法运算，本发明主要应用于人工智能等智能计算芯片中的运算部件，用于对复杂的数学运算进行加速，优势是通过融合可配置的移位和加法运算操作，不仅可以对数学运算进行加速，还可以在多重操作间共享运算部件、节省面积开销的目的。
- 具有多格式数据支持的设备和方法-202211055099.6
- 俞炯硕;权桐赫;金燦老;朴性旭;赵渊坤 - 三星电子株式会社
- 2022-08-31 - 2023-03-03 - G06F7/575
- 公开了具有多格式数据支持的设备和方法。具有多格式数据支持的设备包括：接收器，被配置为接收与多个数据格式对应的多个数据；一个或多个处理器，被配置为：使用一个或多个乘法器将所述多个数据相乘；基于所述多个数据的指数值对相乘的结果执行第一对齐；将第一对齐的结果相加；以及基于所述指数值和前一周期的运算结果对相加的结果执行第二对齐。
- 迭代估计硬件-201911317864.5
- 托马斯·罗斯;马克斯·佛莱布格豪斯;罗伯特·麦克基米 - 想象技术有限公司
- 2019-12-19 - 2023-02-21 - G06F7/575
- 描述一种迭代估计硬件，并且具体地说，一种函数估计硬件逻辑单元。所述函数估计硬件逻辑单元可实施为处理器中的执行管线的部分。所述函数估计硬件逻辑单元布置成在硬件逻辑中计算输入值d的函数的改进估计值，其中所述函数由
- 向量乘加器的SRAM存内计算装置和电子设备-202211216333.9
- 张钟宣;张海清;艾力;徐康健 - 杭州智芯科微电子科技有限公司
- 2022-09-30 - 2023-01-31 - G06F7/575
- 本申请实施例提供一种向量乘加器的SRAM存内计算装置和电子设备，涉及存内计算技术领域，可以简化存内计算装置的电路结构。存内计算装置包括：n个单比特输出模块，n＞1，每个单比特输出模块包括乘法单元，乘法单元包括存储器和乘法电路，乘法电路的第二乘法输入端电连接于存储器的输出端，乘法电路用于对第一乘法输入端和第二乘法输入端的数值进行乘法计算并通过乘法输出端输出结果至单比特输出模块的输出端；第一加法器，第一加法器包括n个第一加法输入端，第a个第一加法输入端电连接于第a个单比特输出模块的输出端，a的取值为1、2、…、n；移位累加器，用于周期性对第一加法器的输出结果进行单比特移位累加计算。
- 向量乘加器的SRAM模拟存内计算装置和电子设备-202211217034.7
- 张钟宣;张海清;艾力;徐康健 - 杭州智芯科微电子科技有限公司
- 2022-09-30 - 2023-01-31 - G06F7/575
- 本申请实施例提供一种向量乘加器的SRAM模拟存内计算装置和电子设备，涉及存内计算技术领域，可以简化存内计算装置的电路结构。存内计算装置包括：n个单比特输出模块，每个单比特输出模块包括乘法单元，乘法单元包括存储器和乘法电路，乘法电路的第二乘法输入端电连接于存储器的输出端，乘法电路用于对第一乘法输入端和第二乘法输入端的数值进行乘法计算并通过乘法输出端输出结果至单比特输出模块的输出端；第一加法器，第一加法器包括模拟加法电路，第一加法器包括n个第一加法输入端，第a个第一加法输入端电连接于第a个单比特输出模块的输出端；移位累加器，用于周期性对第一加法器的输出结果进行单比特移位累加计算。
- 向量乘加器的ROM存内计算装置和电子设备-202211219585.7
- 张钟宣;张海清;艾力;徐康健 - 杭州智芯科微电子科技有限公司
- 2022-09-30 - 2023-01-31 - G06F7/575
- 本申请实施例提供一种向量乘加器的ROM存内计算装置和电子设备，涉及存内计算技术领域，可以简化存内计算装置的电路结构。存内计算装置包括：n个单比特输出模块，n＞1，每个单比特输出模块包括乘法单元，乘法单元包括存储器和乘法电路，存储器为只读存储器，乘法电路的第二乘法输入端电连接于存储器的输出端，乘法电路用于对第一乘法输入端和第二乘法输入端的数值进行乘法计算并通过乘法输出端输出结果至单比特输出模块的输出端；第一加法器，第一加法器包括n个第一加法输入端，第a个第一加法输入端电连接于第a个单比特输出模块的输出端，a的取值为1、2、…、n；移位累加器，用于周期性对第一加法器的输出结果进行单比特移位累加计算。
- 专利分类
