[发明专利]具有一个编程区域的非易失性半导体存储器件在审
| 申请号： | 99100819.7 | 申请日： | 1999-02-23 |
| 公开（公告）号： | CN1228600A | 公开（公告）日： | 1999-09-15 |
| 发明（设计）人： | 小畑弘之 | 申请（专利权）人： | 日本电气株式会社 |
| 主分类号： | G11C16/00 | 分类号： | G11C16/00 |
| 代理公司： | 中科专利代理有限责任公司 | 代理人： | 刘晓峰 |
| 地址： | 日本国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一个快速EEPROM包括非易失存储单元阵列,每个存储单元都具有一个双栅极结构的单元晶体管和一个用于单元晶体管的浮置栅极的编程区。该快速EEPROM是属于编程,快速擦除和读模式,每个是一种字节接字节模式。该快速EEPROM包括第一到第三选择晶体管,用于从未选中的晶体管中切断选中的晶体管的源极,漏极和控制栅极,用于抑制单元晶体管之间的干扰。 | ||
| 搜索关键词： | 具有 一个 编程 区域 非易失性 半导体 存储 器件 | ||
【主权项】：
1．一种非易失性半导体存储器件包括：一个半导体基片，一个包括一组非易失性半导体存储单元的存储单元阵列，其中每个存储单元包括一个在半导体基片上具有源极与漏极区域的单元晶体管，和每个都与所述源极和漏极区域相关设置的一个浮置栅极和一个控制栅极，以及一个形成在所述部分所述浮置栅极下面的半导体基片的一部分上的编程区域；一组每个都为所述非易失性半导体存储单元的一个对应行而设置的字线；一组每个都为所述非易失性半导体存储单元的一个对应列而设置的位线；一个为每组所述单元晶体管而设置的第一选择晶体管，用来响应相应一条所述字线的选择以便施加一个第一固定电压到相应所述单元晶体管组的漏极和控制栅极；一个第二选择晶体管，用来响应相应一条所述字线的选择以便施加一个第二固定电压到所述编程区域；以及一个为每个所述单元晶体管而设置的第三选择晶体管，用来响应相应一条所述字线的选择以便施加一个所述第一固定电压到所述单元晶体管组的源极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本电气株式会社，未经日本电气株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/99100819.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体存储装置-202210757687.8
- 细谷启司;荒井史隆;小迫宽明;挂川卓由;内藤慎哉;福冈谅;松尾浩司 - 铠侠股份有限公司
- 2022-06-29 - 2023-10-03 - G11C16/00
- 实施方式提供一种恰当地动作的半导体存储装置。实施方式的半导体存储装置具备存储单元阵列及周边电路。存储单元阵列具备多个第1半导体层及多个第1通孔电极。周边电路具备：多个第1节点，与多个第1通孔电极对应设置；充电电路，对多个第1节点进行充电；放电电路，将多个第1节点放电；地址选择电路，根据所输入的地址信号使多个第1节点中的一个第1节点与充电电路或者放电电路导通；多个第1晶体管，分别设置在多个第1节点中的2个节点之间的电流路径上；以及多个放大电路，与多个第1通孔电极对应设置，且具备连接于多个第1节点的任一个第1节点的输入端子、及连接于多个第1通孔电极的任一个第1通孔电极的输出端子。
- 具有泄漏补偿的存储器电路-201780010786.7
- S·K·海因里希-巴纳;R·S·劳 - 德克萨斯仪器股份有限公司
- 2017-02-23 - 2023-03-14 - G11C16/00
- 在包括字线和位线的存储器阵列中，存储器阵列的多个存储器单元中的每个具有连接到位线的第一端子和在第一端子与相应的第二端子之间的电流路径。多个存储器单元中的第一存储器单元(400,402)具有第二端子，其经耦合以在被字线选择时接收第一电源电压(Vss)。多个存储器单元中的第二存储器单元(404,406)具有第二端子，其经耦合以在第一存储器单元(400,402)被字线选择时接收与第一电源电压不同的电压(Vdd‑Vtn)。
- 烧录夹持工装以及检测装置-202123139280.9
- 孙辉 - 武汉恒讯通光电子有限责任公司
- 2021-12-14 - 2022-07-12 - G11C16/00
- 本实用新型公开一种烧录夹持工装以及检测装置，所述烧录夹持工装包括底座、烧录头、支撑座和压盖；所述烧录头可沿上下方向活动设置于所述底座；所述支撑座可在水平面内平移活动地设于所述底座上，所述支撑座上设有电路板，所述电路板上形成有安装位，所述安装位用以供所述待烧录芯片安装；所述压盖盖设在所述电路板上，将所述电路板固定在所述支撑座上，所述压盖上形成有左右间隔的两个限位部，用以限制所述待烧录芯片沿左右方向活动。本实用新型旨在提供一种烧录夹持工装，能够减少烧录误差，降低操作危险。
- 图像形成装置以及闪速存储器的控制方法-201510292535.5
- 野川博司 - 柯尼卡美能达株式会社
- 2015-06-01 - 2020-02-14 - G11C16/00
- 本发明提供在作为存储介质而使用闪速存储器的图像形成装置中，能够保持各功能的动作所需的数据的同时，能够实现数据的可靠性以及功能的性能的提高的图像形成装置以及闪速存储器的控制方法。一种图像形成装置，具有闪速存储器，该闪速存储器能够对每个区域变更对每一个单一存储单元以多值记录数据还是以二值记录数据，具有：历史信息生成部，监视所述图像形成装置的使用状态，生成并存储使用历史信息；判定部，参照所述使用历史信息，确定使用频度相对高的数据；以及记录区域变更部，变更在所述闪速存储器的记录区域中的、以二值记录数据的区域与以多值记录数据的区域的比率，使得至少能够将所述确定的数据以二值记录。
- 一种具叠层结构的非易失性存储装置-201620308697.3
- 李晨;刘建宇;赵峰;陈耀祖;王晓艺;房建;黄志林;姜晨;赵美玲;刘婕;王爽 - 李晨
- 2016-04-13 - 2016-12-14 - G11C16/00
- 本实用新型公开了一种具叠层结构的非易失性存储装置，电路板靠近支撑架位置设置内存插针，电路板正面两端设置连接插孔，电路板反面对应连接插孔位置设置连接插针，连接插针与连接插孔插接通信连接，以实现多个电路板的叠层设置，闪存卡一端设置有内存插条，内存插条与电路板上的内存插针连接，内存插条上设置有闪存卡，内存条上还设置有前插孔和侧插孔，前插孔的朝向与侧插孔的朝向垂直。本实用新型十分方便的实现了各个电路板的叠层设置，提高了本实用新型的非易失性存储装置的存储扩展能力，使用起来十分方便，本实用新型通过设置相互垂直的前插孔和侧插孔，实现了在不同角度、不同位置对该存储装置进行插接通信的方便性。
- 一种分体手机储存器-201610320691.2
- 林建铃;林建宝;张秀平 - 苏州金建达智能科技有限公司
- 2016-05-16 - 2016-07-27 - G11C16/00
- 本发明涉及一种分体手机储存器，包括主控制器、储存器、U盘、芯片、音响、指纹解锁开关、和电池，其中，主控制器上连接有储存器、芯片、U盘、音响，主控制器用以控制储存器、芯片、U盘、音响工作模式，电池与主控制器相连接用以供电；上述主控制器上设置有连接接口与设置在手机上的USB接口相连接。主控制器上连接的储存器采用大容量储存器，用以储存大批量数据，其储存容量为10G～10T容量。该发明系统能有效地扩展手机容量，并充分利用分体式设计，实现大容量储存的分离，避免了储存器与手机相结合使用的不方便，且集成了多种多媒体播放效果，方便根据需要使用，改善了手机娱乐使用效果，也方便大数据储存和展示。
- 固态驱动器体系结构-201380070964.7
- 查尔斯·I·派德尔;M.斯内尔格罗夫;R.麦肯兹;X.斯内尔格罗夫 - 查尔斯·I·派德尔
- 2013-11-19 - 2015-11-25 - G11C16/00
- 一种固态驱动器包含DRAM逻辑闪存和闪存存储器，其中系统处理器仅对DRAM逻辑闪存读取和写入，这最小化对闪存存储器的写入。一种用于操作固态闪存装置的方法包含由CPU通过使用闪存命令和格式化将命令和数据发送到DRAM逻辑闪存而写入到固态驱动器。
- 存储元件和存储装置-201110401742.1
- 大森广之;细见政功;别所和宏;肥后丰;山根一阳;内田裕行;浅山徹哉 - 索尼公司
- 2011-12-06 - 2012-07-04 - G11C16/00
- 本发明涉及存储元件和存储装置。所述存储元件包括：存储层、磁化固定层和绝缘层，通过在包含所述存储层、所述绝缘层和所述磁化固定层的层叠结构的层叠方向上注入自旋极化电子，所述存储层的磁化的方向发生改变并且在所述存储层进行信息的记录，并且在所述存储层与所述磁化固定层中的至少一者中，从与所述绝缘层相接触的界面侧依次形成有Fe膜和含有Ni的膜，并且在加热后形成有Ni和Fe的梯度组分分布。所述存储装置包括上述存储元件和两种类型的布线，并且借助通过所述两种类型的布线在所述层叠方向上流向所述存储元件的电流来注入自旋极化电子。本发明能够实现具有高耐热性、易于应用半导体工艺并且具有优良可生产性的非易失性存储器。
- BIOS存储器芯片烧录夹具-201010594357.9
- 滕兴龙 - 鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司
- 2010-12-17 - 2012-07-04 - G11C16/00
- 一种BIOS存储器芯片烧录夹具，用于对一BIOS存储器芯片进行烧录操作，该BIOS存储器芯片烧录夹具包括一本体部、一对转轴、一对夹持件及一对扭力弹簧，该对夹持件通过该对扭力弹簧及该对转轴分别转动地设于该本体部两侧，该本体部的底面对应该BIOS存储器芯片的芯片引脚设有若干连接引脚，该本体部的顶面设有若干与该连接引脚电性相连的信号引脚，当该本体部通过该夹持件夹持于该BIOS存储器芯片上时，该连接引脚对应与该BIOS存储器芯片的芯片引脚电性接触。该BIOS存储器芯片烧录夹具可方便对BIOS芯片进行烧录操作。
- 固态存储装置中的热存储器块表-200980140914.5
- 特洛伊·曼宁 - 美光科技公司
- 2009-09-25 - 2011-09-14 - G11C16/00
- 本发明揭示固态存储装置及用于填充热存储器块查找表(HBLT)的方法。在此一种方法中，将非易失性存储器块的经存取页表或存储器映射的指示存储于所述HBLT中。在所述页表或存储器映射已经存在于所述HBLT中的情况下，将所述页表或存储器映射的优先级位置提高到下一优先级位置。在所述页表或存储器映射尚未存储于所述HBLT中的情况下，将所述页表或存储器映射存储于所述HBLT中某一优先级位置(例如中点)处，且在对所述页表或存储器映射的每一后续存取时递增所述优先级位置。
- 固态存储装置中的转换层-200980140472.4
- 特洛伊·曼宁 - 美光科技公司
- 2009-09-25 - 2011-09-07 - G11C16/00
- 本发明揭示固态存储装置及用于快闪转换层的方法。在一个此种转换层中，通过并行单元查找表将扇区指示转换为存储器位置，所述并行单元查找表是在初始化时通过存储器装置枚举而填充的。每一表条目包括所找到的每一操作存储器装置的通信信道、芯片启用、逻辑单元及平面。当接收到所述扇区指示时，模函数对所述查找表的条目进行运算以确定与所述扇区指示相关联的所述存储器位置。
- 一拖八程序烧录端口-200920256069.5
- 张进学 - 昆山市苏俊电子有限公司
- 2009-12-02 - 2010-10-06 - G11C16/00
- 一种一拖八程序烧录端口，由端口盒、烧录机组成，其特征在于：在烧录机(1)输出接口(2)接有导线(3)，导线端接有插口(4)，与端口盒(5)相接，端口盒内装有分线电路板(6)，板上装有八个25P端口(7)。本实用新型解决了目前一台烧录机一次只能对一个单板进行程序烧录作业，速度慢、效率低之不足。具有结构简单、生产成本低、可同时烧录多块芯片，操作方便、有广阔市场前景诸多优点。
- 用于电子储存装置的封装结构-200920269642.6
- 董悦明;杨家铭;蔡秀妮;林淑惠;蔡秀芳 - 华泰电子股份有限公司
- 2009-10-27 - 2010-09-15 - G11C16/00
- 本实用新型揭露一种用于电子储存装置的封装结构。根据本实用新型的封装结构包含基板、多个无源电子元件、控制器芯片、存储器芯片以及连接器。无源电子元件、控制器芯片及存储器芯片是黏着基板的上表面并电连接至形成于上表面的连接电路。此外，无源电子元件、控制器芯片及存储器芯片是由绝缘材料包覆。连接器的端子是黏着于基板的下表面上的接触电极。本实用新型的优点是使产品的可靠性提升、封装成本下降以及实现完全自动化生产，从而节省制造成本及时间。
- 减少半导体装置中的噪声-200880106617.4
- 维沙尔·萨林;弗朗姬·F·鲁帕尔瓦尔;辉俊胜 - 美光科技公司
- 2008-08-25 - 2010-08-11 - G11C16/00
- 本发明包含用于减少半导体装置中的噪声的方法、装置、模块及系统。一个方法实施例包含向半导体装置的控制栅极施加复位电压达一时间周期。所述方法进一步包含在施加所述复位电压之后感测所述半导体装置的状态。
- 用于非易失性存储器的增强型写中断机制-200880102322.X
- 史蒂文·T·斯普劳斯;达瓦尔·帕里克;阿琼·卡普尔 - 桑迪士克公司
- 2008-08-01 - 2010-08-11 - G11C16/00
- 在具有控制器和由控制器控制的非易失性存储器阵列的非易失性存储器(NVM)器件中，电压管理器电路监视为NVM器件供电的电压源的输出。电压管理器电路可以是NVM器件的一部分或者耦连到它。电压管理器电路被配置为响应于检测到为NVM器件供电的电压源的输出下降到预定值以下，使“低电压”信号有效。该控制器被配置为当“低电压”信号无效时将数据写到存储器阵列中，以及当“低电压”信号有效时暂停写数据。响应于“低电压”信号的有效，该控制器完成未决情况下的写周期/编程操作，以及在“低电压”信号的有效期间阻止任何另外的(一个或多个)写周期/编程操作。
- 非易失性存储器掉电后的恢复-200910222338.0
- J·埃金顿;H·乔杜里 - J·埃金顿;H·乔杜里
- 2009-11-13 - 2010-07-07 - G11C16/00
- 非易失性存储器阵列能够在掉电之后被恢复。在一种实施例中，在掉电后，对存储器阵列中的页进行扫描，以寻找第一空闲页。该第一空闲页被标记为可用，被标记为可用的页在下一个写周期被写入。
- 具有位于存储元件之间的可单独控制的屏蔽板的非易失性存储装置-200880021966.6
- 东谷政昭 - 桑迪士克公司
- 2008-06-24 - 2010-05-19 - G11C16/00
- 一种具有存储元件之间的可单独控制的屏蔽板的非易失性存储装置。屏蔽板通过在存储元件和它们的相关字线之间沉积诸如掺杂的多晶硅的导电材料以及提供用于屏蔽板的触点而形成。屏蔽板降低了存储元件的浮置栅极之间的电磁耦合，并可用于优化编程、读取和擦除操作。在一种方式中，屏蔽板在感测操作期间提供NAND串中的存储元件之间的场感应导电性，使得衬底中无需源极/漏极植入。在一些控制方案中，交替的高电压和低电压被施加到屏蔽板。在其他控制方案中，共同的电压被施加到屏蔽板。
- 具有耐插拔串接槽的迷你随身碟-200710196594.8
- 于鸿祺;卢科文;邱文俊 - 华东科技股份有限公司
- 2007-12-05 - 2009-06-10 - G11C16/00
- 本发明是有关于一种具有耐插拔串接槽的迷你随身碟，主要包含一存储器模块封装件、多个弹性导电片以及一用以固定所述弹性导电片的绝缘固定件。设于串接槽内为多个转接指，邻近设于该存储器模块封装件的一端。每一弹性导电片位于对应转接指的上方。借由该绝缘固定件的固定，所述弹性导电片为突出状显露。当插接另一随身碟于该串接槽时，所述弹性导电片的接触端导电性接触至所述转接指，使两个随身碟达到电性互连但不会对转接指直接造成磨擦刮伤，故可提供耐插拔的电性接触。
- 最小化位干扰及存储器阵列及支持电路的电压耐受要求的用于编程及擦除NMOS EEPROM单元阵列的方法-200780019864.6
- 肯特·休依特;唐纳德·格伯;杰弗里·A·希尔兹 - 密克罗奇普技术公司
- 2007-05-25 - 2009-06-10 - G11C16/00
- 本发明提供一种编程和擦除NMOS电可擦除可编程只读存储器(EEPROM)单元阵列的方法，其使位干扰及对存储器阵列单元和支持电路的高电压要求最小化。此外，通过产生在其上制造存储器区段的多个电隔离的P井，可将N沟道存储器单元阵列分离成可独立编程的存储器区段。例如，可通过p-n接面隔离或介电隔离来形成所述多个电隔离的P井。
- 一种实现NOR FLASH坏块管理的方法及其控制电路-200710176507.2
- 黄钧;李刚;陈震;徐磊;陈冈;宗萍;乔瑛;殷越;刘亮 - 北京同方微电子有限公司
- 2007-10-30 - 2009-05-06 - G11C16/00
- 一种实现NOR FLASH坏块管理的方法及其控制电路，涉及FLASH闪存技术领域。本发明控制电路包括分为普通区、常用区和替换区的FLASH。普通区和常用区为系统总线可访问区域，普通区不可被替换。常用区可通过替换区对坏块的逻辑地址进行替换。替换区为常用区的替换备份区。本发明控制电路还包括控制FLASH擦替换的擦替换控制单元、系统上电时用来检查并校验写错误的上电纠错单元、索引存储单元以及控制FLASH擦写时序的FLASH接口单元。同现有技术相比，本发明通过对FLASH进行物理上的配置分区，对坏块进行记录和擦写替换以及上电纠错，实现系统逻辑地址访问NOR FLASH时，有不同擦写耐力。
- 平均磨损方法及使用此方法的控制器-200710167007.2
- 叶志刚 - 群联电子股份有限公司
- 2007-10-22 - 2009-04-29 - G11C16/00
- 本发明提出一种有限系统资源下的平均磨损方法，适于非易失性存储器，其中，非易失性存储器实质上分割为多个数据块且此些数据块至少分组为数据区、备用区、替换瞬时区，数据区的这些数据块可分为多个最近使用数据块与多个最近未使用数据块，此平均磨损方法包括：a.仅记录最近使用数据块以及备用区的数据块抹除次数；b.当从备用区中提取用于替换瞬时区的数据块时，以备用区中其它数据块的抹除次数加上第一阈值为提取的判断条件；以及c.执行耗损调整程序。其中，所提取数据块与其它数据块是以一随机方式或一循序方式来选取。
- 用以增强存储装置的保留特性的方法-200710181260.3
- 吴昭谊;徐子轩 - 旺宏电子股份有限公司
- 2007-10-25 - 2008-10-29 - G11C16/00
- 本发明是经由执行一保留改善工艺来改善一存储装置保留特性的方法。而该保留改善工艺包含，一烘烤流程，将该存储装置安置于一高温环境下；一确认流程，决定存储装置存储单元的逻辑状态；以及一重新编程流程，经由在一0－状态编程存储单元至一高阈值电压状态，而再次地编程该存储装置。在烘烤步骤中，安置该存储装置于一高温环境下，经由释放浅层捕捉电荷来造成一电荷流失，使得保存可靠度获得改善。
- 具反和逻辑型快闪记忆体的储存装置及其资讯储存方法-200710090764.4
- 章耀勋;龚荣华 - 宇瞻科技股份有限公司
- 2007-04-02 - 2008-10-08 - G11C16/00
- 本发明是有关于一种具反和逻辑型快闪记忆体的储存装置及其资讯储存方法。该具反和逻辑型快闪记忆体的储存装置运用一单级单元式执行架构以提供资讯快速存取进而提升处理效能，并运用一多级单元式执行架构以增加每单元储存资料量密度而达到降低每单位资讯的成本与体积；该资讯储存方法将如作业系统程序、应用程序等重要资讯或存取次数频繁的资讯储存于单级单元式执行架构以提高存取速度与处理效能，而将一般性资讯储存于多级单元式执行架构以降低每单位资讯的成本与体积。
- 使用单层单元和多层单元闪速存储器的便携式数据存储-200580051689.X
- 陈胜利;符延彬;钦贤·雷蒙德·黄 - 特科2000国际有限公司
- 2005-09-29 - 2008-09-24 - G11C16/00
- 公开了一种便携式数据存储设备，其包括：接口(3)，用于使能便携式数据存储设备与主计算机(5)进行数据传输；以及接口控制器(2)，用于控制接口(3)。还有主控制器(7)，用于对将数据写入非易失性存储器(8，9)以及从非易失性存储器(8，9)中读取数据进行控制。非易失性存储器是至少一个单层单元(SLC)闪速存储器(8)和至少一个多层单元(MLC)闪速存储器(9)。至少一个单层单元闪速存储器(8)和至少一个多层单元闪速存储器(9)能够同时工作，以提高仅通过多层闪速存储器工作的速度。
- 一种闪存阵列装置-200710171787.8
- 舒曼·拉菲扎德;保罗·威尔曼;林贻基;胡英 - 苏州壹世通科技有限公司
- 2007-12-05 - 2008-05-14 - G11C16/00
- 本发明公开了一种闪存阵列装置，加大存储容量、加快存取速度、降低了功耗。其技术方案为：闪存阵列装置包括：物理输入/输出接口，与外界进行数据传输；多个闪存模块组成的闪存阵列；闪存阵列控制器，设置在该物理输入/输出接口和该闪存阵列之间，进一步包括：块映射单元，在该物理输入/输出接口与外界之间数据传输的逻辑地址、该物理输入/输出接口与该闪存阵列之间数据传输的物理地址之间进行地址映射。本发明应用于存储设备领域。
- 电子硬盘-200610113958.7
- 许丰 - 北京锐科天智科技有限责任公司
- 2006-10-23 - 2008-04-30 - G11C16/00
- 本发明公开了一种电子硬盘，采用非易失存储器(如FLASH，FRAM等)做为静态数据载体，采用随机存储器(如SDRAM，DDR内存等)做为动态数据载体，采用快速访问并带纠错(如ECC等)的控制器对存储器进行存取与安全控制，当外部设备访问电子硬盘时，控制器把非易失存储器中数据缓冲到随机存储器，根据外部设备请求进行读写，当外部设备停止对电子硬盘访问或到达刷新条件(外部设备发出刷新请求或控制器达到定时刷新间隔)时控制器把随机存储器中数据写回非易失存储器。为了防止外部突然掉电对数据的损坏，电子硬盘中有内置或外置电池维持随机存储器对非易失存储器数据的写入。本发明还公开了一种安全多媒体电子硬盘，一种电子硬盘内存和一种电子硬盘伴侣。
- 非易失性的电可编程存储器-200710146845.1
- R·米歇洛尼;R·拉瓦西奥 - 意法半导体股份有限公司;海力士半导体有限公司
- 2007-08-24 - 2008-02-27 - G11C16/00
- 本发明涉及非易失性的电可编程存储器。提供一种固态大容量存储器件(105，100；400，415，420)。该固态大容量存储器件限定了适于存储数据的存储区域(100；415)；该存储区域适合用于以第一存储密度以第一数据传送速度存储数据。该存储区域至少包括第一存储区域部分(120)和第二存储区域部分(130)。该固态大容量存储器件进一步包括存取装置(105；420；440)，该装置适于利用第一存储区域部分以第二存储密度以第二数据传送速度存储数据，以及适于利用第二存储区域部分以第三存储密度和第三数据传送速度存储数据。第二存储密度低于第三存储密度，其又低于或等于第一存储密度；第二数据传送速度高于第三数据传送速度，其又高于或等于第一数据传送速度。
- 包括块信息块的闪存设备及操作该闪存设备的方法-200710138500.1
- 金恩敬;牟炫宣;姜相喆 - 三星电子株式会社
- 2007-08-08 - 2008-02-27 - G11C16/00
- 公开了一种半导体存储器设备，其包括：多个存储器块，每个存储器块被分段为主区和备用区；以及存储所述存储器块的块信息的块信息存储区。
- 与非闪存的读取方法-200610086318.1
- 金泰瓘 - 乐金电子（昆山）电脑有限公司
- 2006-07-07 - 2008-01-09 - G11C16/00
- 本发明涉及一种与非闪存的读取方法，包括：CPU输入读取的指令和地址，从与非闪存中读取相关页面数据；为了检测是否在上述相关页面数据中存在错误，生成正确的ECC值，将该值与上述相关页面的ECC值进行比较；当上述两个ECC值的比较结果是在上述相关页面中发生1字节错误时，对发生的1字节错误进行纠正后，对相应的错误页面一览表进行更新，当上述相关页面的1字节错误发生的次数超过已设定的频度基准次数时，将相关页面数据存储到已设定的预约区域中；当上述两个ECC值的比较结果是在上述相关页面发生2字节错误时，如果判断在上述预约区域存在相关页面的数据，则读取该区域存储的相关页面数据，执行第2步骤。
- 单锁存结构的多位闪存器件及编程方法、系统和存储卡-200710138897.4
- 李镐吉;李真烨 - 三星电子株式会社
- 2007-05-18 - 2007-12-26 - G11C16/00
- 提供一种多位非易失性存储器件。所述存储器件包括存储单元阵列，其包括多个存储单元。页缓冲器电连接到所述存储单元阵列。所述页缓冲器包括多个锁存器，其被配置成存储写入所述存储单元阵列的所述多个存储单元之一或从所述存储单元阵列的所述多个存储单元之一读出的多位数据的第一位。缓冲随机存取存储器(RAM)电连接到所述页缓冲器。所述缓冲RAM被配置成存储写入所述存储单元阵列的所述多个存储单元之一或从所述存储单元阵列的所述多个存储单元之一读出的所述多位数据的第二位。还提供相关系统、存储卡和方法。
- 专利分类
