[发明专利]用于提供推荐器系统的方法和设备在审
| 申请号： | 202310456645.5 | 申请日： | 2023-04-25 |
| 公开（公告）号： | CN116956785A | 公开（公告）日： | 2023-10-27 |
| 发明（设计）人： | S·莫戈雷努;M·希尔德布兰特;M·乔布林;C·S·阿凯拉 | 申请（专利权）人： | 西门子股份公司 |
| 主分类号： | G06F30/32 | 分类号： | G06F30/32;G06N3/042;G06F18/24;G06F115/02;G06F115/06;G06F115/12 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 毕铮;吕传奇 |
| 地址： | 德国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 提供了用于提供推荐器系统的方法和设备。本发明涉及提供一种要在工程工具的上下文中使用的推荐器系统。通过使用推荐器，在工程工具中提供了可能在下一个步骤中与工程工具中设计的工程项目连接的事项列表。 | ||
| 搜索关键词： | 用于 提供 推荐 系统 方法 设备 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西门子股份公司，未经西门子股份公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310456645.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 用于提供推荐器系统的方法和设备-202310456645.5
- S·莫戈雷努;M·希尔德布兰特;M·乔布林;C·S·阿凯拉 - 西门子股份公司
- 2023-04-25 - 2023-10-27 - G06F30/32
- 提供了用于提供推荐器系统的方法和设备。本发明涉及提供一种要在工程工具的上下文中使用的推荐器系统。通过使用推荐器，在工程工具中提供了可能在下一个步骤中与工程工具中设计的工程项目连接的事项列表。
- 一种自动克隆实现数字电路负载分离的方法-202110937522.4
- 郭希训;于威;刘圆;殷晓康;袁肖华;徐峰 - 上海芷锐电子科技有限公司
- 2021-08-16 - 2023-10-13 - G06F30/32
- 本发明公开了一种自动克隆实现数字电路负载分离的方法，包括如下步骤：步骤1、指定需要进行复制的源单元和负载；步骤2、导出源单元的电路拓扑结构；步骤3、过滤单元使用递归算法去掉不在源单元和负载单元路径上的单元，获取需要复制的电路结构；步骤4、复制单元复制过滤后的单元；步骤5、断开原电路的连接，然后对负载单元和上一步的复制电路进行重新连接；步骤6、循环复制电路的单元；步骤7、输出单元将步骤4‑步骤6的过程进行描述，同时输出形式验证约束文件，以及复制电路所需要的环境设置文件。本发明的一种自动克隆实现数字电路负载分离的方法，可以在电路实现过程中自动完成负载的分离，具有可靠性高，实现过程简单，不需要迭代。
- 一种设计图处理方法、装置、计算机设备及存储介质-202011220134.6
- 吕波 - 深圳市华星光电半导体显示技术有限公司
- 2020-11-05 - 2023-10-13 - G06F30/32
- 本申请实施例公开了一种设计图处理方法、装置、计算机设备及存储介质，涉及数据处理技术领域。其中，方法包括：获取第一设计图和第二设计图，第一设计图为电路原理图和物理版图中的一者，第二设计图为电路原理图和物理版图中的另一者；根据第一设计图生成第一设计图所对应的目标设计图；将第二设计图与目标设计图进行一致性比对，以得到设计图比对结果。如此，自动根据第一设计图生成目标设计图，提高了得到目标设计图的效率和准确率，并将第二设计图与所生成的目标设计图进行比对，以进一步确定第二设计图与第一设计图的一致性，提高了确定第一设计图与第二设计图一致性的效率和准确率。
- 一种锁相环检测电路的设计方法-202310879946.9
- 李雨阳 - 无锡摩芯半导体有限公司
- 2023-07-18 - 2023-10-03 - G06F30/32
- 本发明提供一种锁相环检测电路的设计方法，包括Lock监控电路、unlock中断生成电路和locklose中断生成电路三部分，所述Lock监控电路包含信号同步、计数器和逻辑判断；所述unlock中断生成电路包含中断屏蔽信号同步、中断清除信号同步和中断生成；locklose中断生成电路结构与unlock中断生成电路结构完全相同，包含中断屏蔽信号同步、中断清除信号同步和中断生成。该锁相环检测电路的设计方法主要针对锁相环输出的Lock信号分两种检测场景，且两种场景发生异常时会在极短的时间内分别生成两个中断及时上报，由于仅针对Lock信号进行检测，不关心锁相环内部结构，因此适用性强，基本适用于所有锁相环。
- 一种顶层文件生成方法、装置、计算机设备及存储介质-202310645247.8
- 刘吉平;罗凯;王翔;郑增忠 - 深圳市航顺芯片技术研发有限公司
- 2023-06-02 - 2023-09-22 - G06F30/32
- 本申请提出了一种顶层文件生成方法、装置、计算机设备及存储介质，其中方法包括：获取RTL电路设计文件；对RTL电路设计文件进行解析，得到对应的参数数据和端口数据；基于参数数据和端口数据生成对应的图形对象；基于端口数据，确定图形对象端口之间的连线关系；基于连线关系，生成对应的顶层文件。本申请通过对RTL电路设计文件进行解析，根据解析得到的数据自动生成图形对象并连接图形对象端口，最后根据数据关系自动生成顶层文件，从而无需多人共同维护方式生成顶层文件，从而降低人力成本和时间成本，减少漏填错填的情况，提高顶层文件生成的自动化程度的同时，提高顶层文件生成的效率和可靠性。
- 集成电路芯片内部信号增强电路及集成电路芯片-202310789809.6
- 程晓杭;黒木孝一;戚宇韬 - 上海华力集成电路制造有限公司
- 2023-06-29 - 2023-09-19 - G06F30/32
- 本发明提供了一种集成电路芯片内部信号增强电路及集成电路芯片，该集成电路芯片内部信号增强电路包括控制模块，包括时钟模块、逻辑运算模块，以及子转换模块，所述子转换模块基于所述内部转换控制信号和时钟信号，将所述待转换信号转换为内部传输信号；至少两个负载模块；内部信号转换模块，设置于所述负载模块内和/或两个负载模块之间，所述内部信号转换模块在所述内部转换控制信号触发下，将所述待转换信号转换为内部传输信号。本发明通过在负载模块之间设置内部信号增强模块，在不增加原有集成电路版图面积的条件下，通过重新生成内部传输信号，以达到增强内部传输信号强度的目的，从而起到降低IRDrop的作用。
- 一种寄存器参数的管理方法、系统、设备及存储介质-202311034885.2
- 刘伟;王洪良;牟奇;卢圣才 - 浪潮电子信息产业股份有限公司
- 2023-08-17 - 2023-09-19 - G06F30/32
- 本申请公开了一种寄存器参数的管理方法、系统、设备及存储介质，应用于数字电路设计技术领域，解决了传统方案中寄存器参数配置时耗费中央处理器大量时间与性能的问题，应用于预设的控制装置中，包括：在中央处理器将待配置寄存器数据写入至第一存储空间之后，接收中央处理器发送的写配置指令；基于写配置指令中携带的待配置寄存器数据在第一存储空间中的地址信息，从第一存储空间中读取出待配置寄存器数据；基于写配置指令中携带的应用信息，将读取的待配置寄存器数据输出至相应应用的接口，以使得待配置寄存器数据被写入至相应的寄存器中。本申请的方案有利于释放中央处理器的性能，不会出现耗费中央处理器大量的时间与性能的情况。
- 集成电路工艺手册中金属层次EDA显示模块及显示方法-202311075960.X
- 黄国勲;黄艳;唐明帅 - 宁波联方电子科技有限公司
- 2023-08-25 - 2023-09-19 - G06F30/32
- 本发明揭示了集成电路工艺手册中金属层次EDA显示模块及显示方法，包括：基础结构设置模块：设置不同工艺参数以设定金属层结构；规则生成模块：根据组合生成规则对所述金属层进行排列组合，生成不同的金属层组合；金属选项展示模块；根据所述金属层组合统计并展示不同的所述金属层结构。通过在基础结构设置模块内设置金属层结构，并在规则生成模块内对所述金属层进行排列组合，生成不同的金属层组合，并通过金属选项展示模块展示不同的金属层组合，降低数据处理成本和查询难度。
- FPGA配置模块及其测试信号分组输出的实现方法、电路-202010561448.6
- 刘小成 - 上海安路信息科技股份有限公司
- 2020-06-18 - 2023-09-15 - G06F30/32
- 本申请公开了FPGA配置模块及其测试信号分组输出的实现方法、电路、电子设备、计算机可读存储介质，该方法包括：将待测试信号分组为第一组至第N组，N是正整数；向分组输出物理管脚发送第k组待测试信号，以使所述分组输出物理管脚输出所述第k组待测试信号，k是不大于N的正整数。对待测试信号进行分组，并通过分组输出物理管脚实时输出其中一组待测试信号，待测试信号经过较少分组输出物理管脚直接输出，达到可以实时观测待测试信号的目的，由此，解决了采用JTAG接口输出待测试信号时工作速率受限于TCK时钟频率，当FPGA配置模块内部的逻辑变化速率较快时，JTAG无法实时采样测试信号的问题。
- 系统级芯片的设计方法、系统、电子设备及存储介质-202310854225.2
- 包云岗;任睿;董璐;李秋香;彭卓 - 北京开源芯片研究院
- 2023-07-12 - 2023-09-12 - G06F30/32
- 本发明实施例提供一种系统级芯片的设计方法、系统、电子设备及存储介质，涉及计算机技术领域。其中的方法包括：应用层获取用户在人机交互界面中输入的第一操作信息，并将所述第一操作信息发送至所述处理层；处理层利用预先训练的自然语言处理模型对所述第一操作信息进行处理，得到SoC推荐信息，并将所述SoC推荐信息发送至所述应用层；所述应用层接收所述用户针对所述SoC推荐信息的第二操作信息，并将所述第二操作信息发送至所述处理层；所述处理层根据所述第二操作信息生成目标SoC代码。本发明实施例可以基于用户需求自动生成SoC代码，简化了SoC芯片的设计步骤，降低了SoC芯片的设计难度，提升了设计效率。
- 一种低功耗的熔丝修调电路-202310696815.7
- 孙海 - 无锡裕芯电子科技有限公司
- 2023-06-13 - 2023-09-08 - G06F30/32
- 一种极低功耗的熔丝修调电路，其主要包括配置模块、熔丝模块、输出模块和锁存模块等，还包括5个输入输出管脚，即电源VCC输入端、配置电流ib输入端、输出端Fout、enb使能信号输入端和接地端GND。因此，本发明中的低功耗的熔丝修调电路，当enb使能信号升高后，整个电路功耗几乎为零，并且，此熔丝修调电路的输出为数字信号并自锁，抗干扰能力强。
- 一种时钟树结构、时钟树的设计方法和集成电路-202310753503.5
- 黄现;周立人 - 上海韬润半导体有限公司
- 2023-06-26 - 2023-09-08 - G06F30/32
- 本发明公开了一种时钟树结构、时钟树的设计方法和集成电路，其中时钟树结构包括：第一分支节点，位于所述第一电路模块之中，用于接收来自时钟源的时钟信号；第一时钟路径，连接所述第一分支节点至所述第一电路模块的内部寄存器；多个第二时钟路径，连接所述第一分支节点至所述第一电路模块的多个端口相关寄存器。多个第三时钟路径，连接所述第一分支节点至所述多个第二电路模块的端口相关寄存器。其中，所述第一时钟路径、所述第二时钟路径和所述第三时钟路径的路径长度之差在容差范围内。本发明通过调整时钟树的连接逻辑，实现时钟树的总长度缩短，保证芯片功能的同时，更加优化时序。
- 一种基于FPGA的基2-2快速傅里叶变换硬件设计方法-201910978042.5
- 张为;骆阳 - 天津大学
- 2019-10-15 - 2023-08-29 - G06F30/32
- 本发明涉及一种基于FPGA的基2‑2快速傅里叶变换硬件设计方法，由四级相似的蝶形单元、旋转因子乘法器模块、正序输出模块和控制模块组成：每级蝶形单元电路结构和工作方式均相似，只是其中的移位寄存器深度按等比数列方式依次递减；蝶型单元，其作用是对输入数据的实部和虚部进行加减运算，运算结果进入后面的旋转因子乘法器单元，实现数据与旋转因子相乘的功能，其中奇数级进入简单旋转因子乘法器单元，而偶数级进入通用旋转因子乘法器单元，其中第四级运算之后的旋转因子都为1；正序输出模块通过比特反位的方式将最终数据结果重新排序，使其按照正确的顺序输出。
- 位图的处理方法及装置-202211104285.4
- 王洋 - 新华三技术有限公司
- 2022-09-09 - 2023-08-22 - G06F30/32
- 本申请提供一种位图的处理方法及装置，该方法包括：接收用户输入的第一操作指令，该第一操作指令包括待查看索引，所述待查看索引可转换为具有N个比特位Bit的字符串；若SuperBlock的类型为第一类型，则根据字符串包括的第一数量个高位Bit，选择SuperBlock内包括的半满子图PartiaMap对应的第一Bit；若半满子图对应的第一Bit置位，则从半满子图中获取低于第一Bit的位中已置位的个数；根据个数，确定个数在管理块包括的半满数组中的位置，并根据位置，确定字符串对应的第一Block内的第二Bit；向用户显示操作结果，该操作结果包括第二Bit的当前状态。
- ESD器件设计方法、Pcell、工艺设计包及ESD保护电路设计方法-202310317888.0
- 于静;陈芳 - 绍兴中芯集成电路制造股份有限公司
- 2023-03-24 - 2023-08-22 - G06F30/32
- 本发明提供一种ESD器件设计方法、PCell、工艺设计包及ESD保护电路设计方法，能够将相应类型的ESD器件的承压值与物理参数之间的映射关系有效整合到PCell中，从而在设计该类型的ESD器件时，可以在PCell的可视化界面上直观地读取该类型的ESD器件在相应物理参数下的承压性能，提升了ESD保护电路的开发效率，而且对于各种类型的ESD器件，能够降低物理尺寸设计难度。此外，基于已产ESD器件的性能相关的工业标准测试数据，建立相应类型的ESD器件的承压值与其相应的物理参数之间的映射关系，不仅能够提升ESD保护电路的开发准确率，节省设计成本，还能够解决用户要多方收集ESD器件信息的难题，使开发更容易。
- 用于数字电路原理图的游离元器件分层方法、设备和介质-202310040540.1
- 林志捷 - 上海合见工业软件集团有限公司
- 2023-01-12 - 2023-08-15 - G06F30/32
- 本发明涉及集成电路技术领域，尤其涉及一种用于数字电路原理图的游离元器件分层方法、设备和介质，方法包括步骤C1、获取第一游离元器件集合；步骤C2、初始化A
- 一种张量运算加速芯片的自动设计方法-202310469338.0
- 梁云;罗梓璋 - 北京大学
- 2023-04-27 - 2023-08-11 - G06F30/32
- 本发明公布了一种张量运算加速芯片的自动设计方法，通过提出了两种新的中间表示形式，数据通路和数据访存，将芯片设计中的中间表示形式(数据流)分解为数据通路和数据访存，基于数据通路和数据访存，实现张量运算加速芯片的自动设计，对芯片硬件的底层细节进行暴露，排除低效的芯片设计选择，从而提升了芯片设计自动探索效率，有效实现芯片设计中数据流的自动探索与硬件生成。
- 硅通孔阵列峰值温度和参数的优化方法及系统-202111171043.2
- 谌东东;孟宝平;单光宝;李迪;杨银堂 - 西安电子科技大学
- 2021-10-08 - 2023-08-11 - G06F30/32
- 本申请涉及硅通孔阵列峰值温度和参数的优化方法及系统，涉及三维集成电路领域，本申请通过输入TSV阵列设计参数范围和温度优化目标，输出优化后的TSV阵列设计参数；将优化后的TSV阵列设计参数输入到预设的TSV阵列设计参数与峰值温度映射关系模型中，计算得到横向峰值温度和纵向峰值温度；分别计算目标横向峰值温度和横向峰值温度的第一差值，以及目标纵向峰值温度和纵向峰值温度的第二差值；若第一差值和第二差值均不大于预设阈值，则将优化后的TSV阵列设计参数，以及计算得到的横向峰值温度和纵向峰值温度作为优化结果进行输出。该方法的发明和推广应用对降低三维集成电路芯片研发成本和缩短其研制周期具有重要工程意义。
- 比特特征位置的查找方法、存储介质和电子设备-202310513577.1
- 张晨晨;吴亚;贺羽 - 国仪量子（合肥）技术有限公司
- 2023-05-09 - 2023-08-11 - G06F30/32
- 本发明公开了一种比特位置的查找方法、存储介质和电子设备，其中，方法包括：获取输入数据和对输入数据的查找需求；当查找需求为预设需求时，对输入数据进行预处理，以去除输入数据中的冗余比特；对预处理后的输入数据进行过零判断，并根据过零判断结果得到第一比特位计算数据；对第一比特位计算数据进行按位加和操作，并根据加和结果确定预设需求对应的比特特征位置，将该比特特征位置作为要查找的目标比特特征位置。由此，通过对第一比特位计算数据进行按位加和操作，并根据加和结果确定预设需求对应的比特特征位置，不仅能够在多比特下满足时序要求，还能进行简单的时序优化，进而查找到比特特征的位置，并满足应用需求。
- 一种IGBT驱动模块EMI建模方法-202211521740.0
- 刘恩博;吴伟;张宗兵;张磊 - 广电计量检测（深圳）有限公司;广电计量检测（成都）有限公司;广电计量检测集团股份有限公司
- 2022-11-30 - 2023-08-08 - G06F30/32
- 本发明公开了一种IGBT驱动模块EMI建模方法，包括以下步骤：定位IGBT集电极‑散热板、IGBT发射极‑散热板、IGBT栅极‑散热板阻抗测试位置，对各端口阻抗进行测试，获取IGBT各极对散热板的寄生参数，在已建立的IGBT模型的基础上，添加IGBT集电极‑散热板电容和IGBT各极对散热板的寄生参数以建立IGBT驱动模块EMI模型，为含有IGBT的产品在前期进行电磁兼容仿真与分析时提供辅助。本方法与传统技术相比，引入了IGBT各极对散热板的寄生参数，能够提高IGBT驱动板EMI建模的准确性，为含有IGBT的产品在前期进行电磁兼容仿真与分析时提供更准确的IGBT的EMI模型。
- 用于优化集成电路设计的系统和方法-202110227800.7
- 古鲁·普拉萨德;少骏·库玛 - 台湾积体电路制造股份有限公司
- 2021-03-01 - 2023-08-08 - G06F30/32
- 本发明的实施例提供了一种优化集成电路设计的系统和方法，包括具有多个输入和输出存储元件(诸如触发器、锁存器等)的标准单元，这些元件之间具有互连的某种组合逻辑。在实施例中，输入触发器上的从锁存器被组合逻辑的下游节点处的较少数量的锁存器替换，从而改进了性能、面积和功率，同时保持了标准单元的接口引脚处的功能。还描述了根据设计的行为描述，诸如RTL，推断这种标准单元的过程，或者将等效子电路从网表重新映射到该标准单元的过程。本发明的实施例还提供了一种用单元库进行编码的计算机可读介质。
- 一种verilog多实例互连的方法、系统、设备及介质-202310640142.3
- 李鑫明;刘奇浩;葛胜涛;颜港 - 山东云海国创云计算装备产业创新中心有限公司
- 2023-05-30 - 2023-08-04 - G06F30/32
- 本申请实施例提供了一种verilog多实例互连的方法、系统、设备及介质，用以解决现有的前端设计自动化工具无法实现多实例之间的自动互连的技术问题。包括：生成若干实例之间的接口描述文件以及注册表；基于接口描述文件以及注册表，生成空白接口互连表；对空白接口互连表进行填充及更新；解析更新后的空白接口互连表，得到若干实例与顶层之间的接口互连关系；基于接口互连关系，生成verilog集成顶层，并执行实例互连。大大提高多实例互连集成的速度，将设计集成人员从繁琐的端口互连和连线声明中解脱出来；另外由于自检功能的存在，多实例互连集成的准确性也得以保证；最后由于需要人工编辑的接口互连表相对简洁，集成顶层的结构修改也变得更加容易。
- 基于先进封装技术的多CPU共封架构下高速缓存的动态扩容方法及系统-202110622895.2
- 李晓霖;郝沁汾;叶笑春;范东睿 - 中国科学院计算技术研究所
- 2021-06-04 - 2023-08-01 - G06F30/32
- 本发明提出一种基于先进封装技术的多CPU共封架构下高速缓存的动态扩容方法及系统，目的是解决扩大高速缓存带来的CPU芯片投片成本增加和封装困难的问题，提出了一种新的可动态扩展容量的CPU高速缓存结构设计。在该结构中，通过设计不同CPU间高速缓存的交互机制，并借助封装技术，使CPU自身片内的高速缓存可以访问同类CPU片内的高速缓存，从而达到可动态扩展CPU片内高速缓存容量的目的，实现多CPU间的高速缓存共享。
- 基于改进二元决策树的多路选择器优化方法及系统-202310735390.6
- 杜力;花军勇;徐航;陆鑫;杜源 - 南京大学
- 2023-06-21 - 2023-07-28 - G06F30/32
- 本申请提供一种基于改进二元决策树的多路选择器优化方法及系统，所述方法可以在获取到目标硬件描述文件和面积延迟信息后，在目标硬件描述文件中提取地址矩阵和数据矩阵。其中，地址矩阵用于表征目标多路选择器中选择端的数据参数，数据矩阵用于表征目标多路选择器中数据端的数据参数，面积延迟信息为预设电路器件的面积和延迟，基于改进的二元决策树算法以及地址矩阵、数据矩阵和面积延迟信息对多路选择器进行优化，进而将多路选择器转化为面积降低或者延迟降低的电路器件组，以解决硬件描述语言映射的多路选择器面积和延迟大的问题。
- 电路仿真方法、装置、电子设备和计算机可读存储介质-202011598295.9
- 黄瑞锋 - 海光信息技术股份有限公司
- 2020-12-29 - 2023-07-21 - G06F30/32
- 本申请提供了一种电路仿真方法、装置、电子设备和计算机可读存储介质，其中，该方法包括：获取根据目标仿真电路确定的预估电源电压数据，该目标仿真电路包括电源仿真电路和功能仿真电路；根据该预估电源电压数据以及该功能仿真电路进行仿真，以得到该目标仿真电路的寄生参数网表。通过本申请实施例中的方法，能够提高电路仿真的效率。
- 元器件信息处理方法、装置、介质及设备-202310356934.8
- 杨强;尹朝卿;李利民;王雪纯 - 三微电子科技（苏州）有限公司
- 2023-04-06 - 2023-07-18 - G06F30/32
- 本发明公开了一种元器件信息处理方法、装置、介质及设备。该方法包括：检测到元器件绘制界面中显示元器件图标的触发事件，获取元器件图标对应的元器件标识；在数据库中查询到元器件标识对应的图形路径，并从图形路径对应的文件中获取元器件绘制数据；根据元器件绘制数据在元器件绘制界面中绘制元器件图标对应的元器件图形以及显示元器件图标对应的属性信息。本发明实施例的技术方案减少了元器件绘制数据的重复性，提高了绘图效率和绘图的准确度。
- 一种基于Zynq UltraScale+ MPSoC的DPU部署方法-202310275364.X
- 侯彪;姜亨;任博;任仲乐;杨晨;曹震 - 西安电子科技大学
- 2023-03-20 - 2023-07-18 - G06F30/32
- 本申请提供一种基于Zynq UltraScale+MPSoC的DPU部署方法，包括：利用Vivado软件设计DPU配置电路；所述DPU配置电路用于提供DPU工作所需的信号，所述信号包括时钟驱动信号、复位信号与中断控制信号中至少一种；将所述DPU配置电路与所述DPU进行连接，以利用所述DPU配置电路驱动所述DPU。本申请的DPU部署方法，未使用官方提供的镜像与平台，而是提供了一套定制化实现方案，增强了设计的自由度。本发明在设计DPU配置电路的同时进行自定义扩展电路的设计，增强了功能上的扩展能力。
- 一种非厄米拓扑电路及其构造方法、传感方法-202310279925.3
- 张向东;袁昊;张蔚暄;孙厚军 - 北京理工大学
- 2023-03-22 - 2023-07-14 - G06F30/32
- 本发明公开一种非厄米拓扑电路及其构造方法、传感方法，属于传感电路领域。构造与非厄米SSH模型相对应的非厄米拓扑电路，非厄米拓扑电路的特征方程与非厄米SSH模型的特征方程具有相同的数学形式，基于这种方法所设计的非厄米拓扑电路具备非厄米与拓扑双重物理特性，其拓扑的零能模的频率移动与待识别物理量的变化之间呈现出异常敏感的特性，对于极小的边界扰动，非厄米拓扑电路的零能频率偏移在拓扑带隙内呈现出随电路尺寸增加指数增长的趋势。这种指数级的异常敏感性对电路元器件的无序具备很强的免疫，具有鲁棒性。
- 一种LDO修调控制电路-201910423016.6
- 李亚 - 长沙景美集成电路设计有限公司
- 2019-05-21 - 2023-07-11 - G06F30/32
- 在LDO集成电路设计过程中，经常需要通过修调的方式校准LDO的输出电压或者配置LDO的参数；在常规的设计中LDO一般只有VDD、GND、OUT三个PIN脚，难以在成测时修调，只能在中测时通过激光或者熔丝修调的方式实现，本发明提供一种LDO修调控制电路可以在不增加PIN脚的前提下实现成测修调。
- 一种信息科技教育开源硬件专用芯片-202210838402.3
- 朱立新 - 北京师范大学
- 2022-07-18 - 2023-07-07 - G06F30/32
- 本发明公开了一种信息科技教育开源硬件专用芯片，包括基于RISC‑V的对称多核CPU、人工智能加速单元、多媒体单元、通讯单元以及外设接口单元，人工还能加速单元、多媒体单元、通讯单元以及外设接口单元均与对称多核CPU相连接。采用上述结构的一种信息科技教育开源硬件专用芯片，基于RISC‑V开源指令体系设计对称多核CPU，不需要ARM授权，不受限制，具备人工智能算法加速功能，提供脱离云端的人工智能教育实验，设置有多种接口，能够支持并运行复杂的实验。
- 专利分类
