“袁肖华”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果2个，建议您升级VIP下载更多相关专利

[发明专利]一种自动克隆实现数字电路负载分离的方法-CN202110937522.4有效
发明人：郭希训;于威;刘圆;殷晓康;袁肖华;徐峰 -专利权人：上海芷锐电子科技有限公司
申请日： 2021-08-16 - 公布日： 2023-10-13 - 主分类号： G06F30/32 文献下载
摘要：本发明公开了一种自动克隆实现数字电路负载分离的方法，包括如下步骤：步骤1、指定需要进行复制的源单元和负载；步骤2、导出源单元的电路拓扑结构；步骤3、过滤单元使用递归算法去掉不在源单元和负载单元路径上的单元，获取需要复制的电路结构；步骤4、复制单元复制过滤后的单元；步骤5、断开原电路的连接，然后对负载单元和上一步的复制电路进行重新连接；步骤6、循环复制电路的单元；步骤7、输出单元将步骤4‑步骤6的过程进行描述，同时输出形式验证约束文件，以及复制电路所需要的环境设置文件。本发明的一种自动克隆实现数字电路负载分离的方法，可以在电路实现过程中自动完成负载的分离，具有可靠性高，实现过程简单，不需要迭代。
一种自动克隆实现数字电路负载分离方法

[发明专利]一种基于动态非平衡时钟的芯片设计优化系统及方法-CN202110201459.8有效
发明人： 袁肖华;于威;阙诗璇 -专利权人：上海芷锐电子科技有限公司
申请日： 2021-02-23 - 公布日： 2022-02-18 - 主分类号： G06F30/337 文献下载
摘要：本发明提出了一种基于动态非平衡时钟的芯片设计优化系统及方法。其在设计的综合阶段，分析设计的时序路径，并根据当前的时序结果分析并动态地调整时序单元的时钟延迟，将时钟延迟结果向芯片设计实现流程的后续步骤传递，从而在时钟树综合时，按照要求综合出非平衡的时钟树结构。在芯片设计实现过程中的综合及布局布线阶段时，动态地调整整个叶节点时钟网络的延迟，以达到迅速收敛时序的目的。由于使用了动态非平衡时钟网络，使得芯片设计的时序路径有更多的时序裕量，使芯片实现工具对整个设计的时序能作更好的优化，时序紧张的路径不再需要更多复杂的优化，从而减小整个设计的面积，减小功耗，提高设计可实现的时钟速度，提高设计性能。
一种基于动态平衡时钟芯片设计优化系统方法