[发明专利]半导体存储器装置及其制造方法在审
| 申请号： | 202211547247.6 | 申请日： | 2022-12-05 |
| 公开（公告）号： | CN116896893A | 公开（公告）日： | 2023-10-17 |
| 发明（设计）人： | 金在泽;郑蕙英 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H10B43/00 | 分类号： | H10B43/00;H10B43/30 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 孙东喜;刘久亮 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 提供了一种半导体存储器装置及其制造方法。该半导体存储器装置包括：下结构，其中限定有单元区域和芯片保护区域，其中，单元区域和芯片保护区域沿着第一方向划分；第一下层叠结构，其在芯片保护区域中形成在下结构上，该第一下层叠结构包括多个第一下材料层，该第一下层叠结构包括沿其边缘形成的第一蚀刻停止层；第一上层叠结构，其在芯片保护区域中形成在第一下层叠结构上，该第一上层叠结构包括多个第一上材料层；以及第一狭缝，其在芯片保护区域中穿透第一上层叠结构以暴露第一蚀刻停止层。 | ||
| 搜索关键词： | 半导体 存储器 装置 及其 制造 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211547247.6/，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置及其制备方法
- 下一篇：宽范围输入DC/DC转换器
- 同类专利
- 半导体存储器装置及其制造方法-202211547247.6
- 金在泽;郑蕙英 - 爱思开海力士有限公司
- 2022-12-05 - 2023-10-17 - H10B43/00
- 提供了一种半导体存储器装置及其制造方法。该半导体存储器装置包括：下结构，其中限定有单元区域和芯片保护区域，其中，单元区域和芯片保护区域沿着第一方向划分；第一下层叠结构，其在芯片保护区域中形成在下结构上，该第一下层叠结构包括多个第一下材料层，该第一下层叠结构包括沿其边缘形成的第一蚀刻停止层；第一上层叠结构，其在芯片保护区域中形成在第一下层叠结构上，该第一上层叠结构包括多个第一上材料层；以及第一狭缝，其在芯片保护区域中穿透第一上层叠结构以暴露第一蚀刻停止层。
- 存储器及其形成方法、存储器的存储单元的选择方法-201910018104.8
- 刘毅华;刘峻;范鲁明 - 长江存储科技有限责任公司
- 2019-01-09 - 2023-10-17 - H10B43/00
- 本发明涉及一种存储器及其形成方法以及存储器的存储单元的选择方法，所述存储器的形成方法包括：提供一存储基底，所述存储基底包括衬底、形成于所述衬底正面的存储堆叠结构，所述存储堆叠结构内形成有贯穿所述存储堆叠结构至衬底表面的沟道柱结构和隔离墙；对所述衬底背面进行减薄；在所述减薄后的衬底背面形成介质层；形成贯穿所述介质层且连接至沟道柱结构底部的接触部；在所述介质层表面形成源线，位于同一行的接触部连接至同一源线。上述方法有利于提高存储器的存储密度。
- 制造半导体存储器装置的方法-201810329924.4
- 金恩靓;金大益;金奉秀;朴济民;张世明;黄有商 - 三星电子株式会社
- 2018-04-13 - 2023-10-13 - H10B43/00
- 本发明提供一种制造半导体存储器装置的方法，包含：在半导体衬底上形成位线和位线封盖图案；形成覆盖位线封盖图案的侧壁和位线的侧壁的第一间隔物；形成与第一间隔物的侧壁接触且具有低于第一间隔物的上部末端的顶部表面的接触塞；移除第一间隔物的上部部分；形成封闭至少空隙的入口的第一牺牲层；形成覆盖位线封盖图案的侧壁且具有与第一间隔物的顶部表面接触的底部表面的第二间隔物；以及移除第一牺牲层。位线封盖图案在位线上。接触塞包含暴露于顶部表面上的空隙。
- 氮化镓非挥发性存储器件及其制备方法-202310678685.4
- 请求不公布姓名 - 合肥美镓传感科技有限公司
- 2023-06-07 - 2023-10-10 - H10B43/00
- 本申请公开了一种氮化镓非挥发性存储器件及其制备方法，属于半导体技术领域。该器件包括：衬底、氮化镓缓冲层、氮化镓沟道层、铝氮化镓势垒层、绝缘层和钝化层，铝氮化镓势垒层和氮化镓沟道层接触的界面处形成有二维电子气，铝氮化镓势垒层和氮化镓缓冲层具有体陷阱，绝缘层背离铝氮化镓势垒层的一面复合有相对设置的选择栅极和控制栅极，靠近选择栅极的一端设有源极，靠近控制栅极的一端设有漏极；其中，在控制栅极和源极之间存在施加电压和选择栅极存在施加电位的情况下，氮化镓沟道层产生的热电子和空穴注入至氮化镓缓冲层和铝氮化镓势垒层的体陷阱中。该器件更加稳定可靠，散热少、功耗低，且能兼顾读写速度、读写次数和存储寿命。
- 半导体存储装置-202210932231.0
- 小池正浩;萩岛大辅 - 铠侠股份有限公司
- 2022-08-04 - 2023-10-10 - H10B43/00
- 半导体存储装置具备多个导电层、与多个导电层对向的半导体层、及设置于它们之间的栅极绝缘膜。当将第1导电层的第1方向上的一侧的面所对应的位置设为第1位置，将第1导电层的第1方向上的另一侧的面所对应的位置设为第2位置，将第1位置及第2位置的中间位置设为第3位置，将第2导电层的第1方向上的一侧的面所对应的位置设为第4位置，将第2导电层的第1方向上的另一侧的面所对应的位置设为第5位置，将第4位置及第5位置的中间位置设为第6位置，将第1～6位置处的半导体层的与第1方向交叉的第2方向上的长度分别设为第1～6长度时，第1～3长度小于第4～6长度，第6长度大于第4、5长度，或者第3长度小于第1、2长度。
- 半导体存储装置-201910091586.X
- 大鸟博之;背户暁志;福岛崇 - 铠侠股份有限公司
- 2019-01-30 - 2023-10-03 - H10B43/00
- 实施方式提供一种能够提高动作性能的半导体存储装置。实施方式的半导体存储装置具备：多个第1导电层(34)、(35_0)～(35_3)、(36)，在第1方向上积层，并分别沿着与第1方向交叉的第2方向及第3方向延伸；多个存储柱(MP)，设置在多个第1导电层的硅部，且在硅部分别沿着第1方向延伸；及多个接触插塞(CP1)，设置在多个第1导电层的第2金属部，并分别沿着第1方向延伸；所述多个第1导电层(34)、(35_0)～(35_3)、(36)分别具有：一对第1金属部，分别沿着第2方向延伸且相互隔开地设置，且包含金属；硅部，设置在一对第1金属部之间，且包含硅；及第2金属部，设置在硅部的第2方向的至少一端，在一对第1金属部之间沿着第3方向延伸并电连接在第1金属部，且包含金属。
- 半导体器件-202310861314.X
- 李相龙;金相民;安正烈;吴尚炫;车丞范;崔康植 - 爱思开海力士有限公司
- 2018-11-27 - 2023-09-29 - H10B43/00
- 本申请涉及半导体器件。一种半导体器件包括：第一层叠结构；第二层叠结构，其在第一方向上与第一层叠结构相邻；第一绝缘层，其包括在与第一方向交叉的第二方向上突出的多个突出部并且包括限定在多个突出部之间的凹部；以及第二绝缘层，其被设置在第一层叠结构和第二层叠结构之间，该第二绝缘层被插入到凹部中并且该第二绝缘层与多个突出部当中的至少一个突出部接触。
- 具有多个沟道层的非易失性存储器件-201911017190.7
- 刘香根;宋姝璃;李世昊;李在吉 - 爱思开海力士有限公司
- 2019-10-24 - 2023-09-26 - H10B43/00
- 本发明提供一种具有多个沟道层的非易失性存储器件。根据实施例的非易失性存储器件包括：衬底；单元电极结构，其设置在衬底上并包括交替层叠的层间绝缘层和栅电极层；沟槽，其穿过衬底上的单元电极结构；电荷储存结构，其设置在沟槽的侧壁表面上；和沟道结构，其相邻于电荷储存结构设置并沿平行于侧壁表面的方向延伸。沟道结构包括单独的空穴传导层和相邻的且单独的电子传导层。设置在控制电介质层上的控制沟道层是电子传导层的一部分，该控制沟道层被配置为电连接到沟道结构和电荷储存结构。控制电介质层和电荷阻挡层是分立的，但是从控制沟道结构到电荷储存结构是连续的。
- 三维存储器件及其形成方法-202310732541.2
- 许宗珂;袁彬;王香凝;张强威 - 长江存储科技有限责任公司
- 2021-03-15 - 2023-09-19 - H10B43/00
- 提供了一种三维(3D)存储器件。在示例中，该3D存储器件包括阶梯和穿过阶梯的多个支撑结构组。多个支撑结构组被布置在第一方向上，并且支撑结构组中的每个组包括三个支撑结构，其中，三个支撑结构的投影在平行于第一方向的平面中形成三角形形状。
- 半导体器件及用于形成半导体器件的方法-202080001864.9
- 吴林春;张坤;张中;周文犀;夏志良 - 长江存储科技有限责任公司
- 2020-07-31 - 2023-09-08 - H10B43/00
- 公开了用于形成接触结构及其半导体器件的方法的实施例。在示例中，半导体器件包括绝缘层、绝缘层之上的导电层、以及在导电层中并与绝缘层接触的间隔部结构。半导体器件还包括在间隔部结构中并垂直地延伸穿过绝缘层的第一接触结构。第一接触结构包括彼此接触的第一接触部分和第二接触部分。第二接触部分的上表面与导电层的上表面共面。
- 半导体器件-201810528707.8
- 金智熏;李垣哲 - 三星电子株式会社
- 2018-05-28 - 2023-09-05 - H10B43/00
- 一种半导体器件，包括：衬底，包括单元区域和周边区域；以及衬底上的底部电极。底部电极布置在均在第一方向上延伸的第一行和第二行中。第一行和第二行在垂直于第一方向的第二方向上彼此相邻。第一行中的底部电极包括在第一方向上分开第一距离的最外面的底部电极和次最外面的底部电极。第二行中的底部电极包括在第一方向上分开第二距离的最外面的底部电极和次最外面的底部电极。第一行中的最外面的底部电极位于衬底的周边区域上。第二行中的最外面的底部电极位于衬底的单元区域上。
- SONOS存储器的工艺方法-202111010347.0
- 王宁;张可钢 - 上海华虹宏力半导体制造有限公司
- 2021-08-31 - 2023-08-22 - H10B43/00
- 本发明公开了一种SONOS存储器的工艺方法，包含：半导体衬底上淀积一层第一氧化层，然后在氧化层表面再沉积一层氮化硅层；使氮化硅层图案化；在整个半导体衬底表面沉积第一多晶硅层；对沉积的第一多晶硅层进行刻蚀；对第一氧化层进行刻蚀；再次沉积第二多晶硅层以及进行CMP工艺；对第一多晶硅层以及第二多晶硅层进行刻蚀；在所述第一多晶硅层以及第二多晶硅层的顶部形成第二氧化层；移除氮化硅层；第三氧化层生长；对第三氧化层及第一氧化层进行刻蚀；淀积ONO层；淀积第三多晶硅层；对第三多晶硅层及ONO层进行刻蚀；淀积第四氧化层及第四多晶硅层；对第四氧化层以及第四多晶硅层进行刻蚀，形成SONOS存储器件。
- 半导体装置及其制造方法-201810658951.6
- 吉富敦司;川岛祥之 - 瑞萨电子株式会社
- 2018-06-20 - 2023-08-22 - H10B43/00
- 本公开涉及半导体装置及其制造方法。本发明的目的之一在于提供一种半导体装置，该半导体装置通过将包括鳍式晶体管的MONOS存储器的鳍的形状导致的电子和空穴到电荷累积膜中的注入分布的不均匀性缓和来具有改善的可靠性。在形成在鳍之上的构造存储器单元的存储器栅极电极中，与ONO膜邻接的覆盖鳍的上表面的部分和与ONO膜邻接的覆盖鳍的侧表面的部分分别由功函数不同的电极材料制成，它们之间的边界表面位于鳍的上表面下方。
- 非挥发性存储组件及其制造方法-202010108951.6
- 李国隆;潘志豪;王思苹;陈柏瑄;黄启政 - 联华电子股份有限公司
- 2020-02-21 - 2023-08-15 - H10B43/00
- 本发明公开一种非挥发性存储组件及其制造方法，其中该非挥发性存储组件包括基板。第一栅极结构设置在所述基板上。第二栅极结构设置在所述基板上。存储栅极结构设置在所述基板上在所述第一栅极结构与所述第二栅极结构之间，且也至少覆盖在所述第一栅极结构与所述第二栅极结构上。所述存储栅极结构包含:电荷存储层设置在所述基板上；以及存储栅极层设置在所述电荷存储层上。
- 分段式堆叠体中的三维NOR串阵列-201810637149.9
- E.哈拉里;W-Y.钱 - 日升存储公司
- 2018-06-20 - 2023-08-08 - H10B43/00
- 半导体衬底上方形成的存储器结构包含两个或更多个模块，模块形成为上下叠置且由全局互连导体的层分开。每个存储器模块可以包含组织为NOR阵列串的存储器晶体管的三维阵列。存储器晶体管的每个三维阵列被提供垂直局部字线作为存储器晶体管的栅电极。由在存储器晶体管的三维阵列下方和上方的全局互连导体的层将这些垂直局部字线连接到半导体衬底中形成的电路。
- 半导体器件以及该半导体器件的制造方法-201811425254.2
- 李相龙;金相民;安正烈;吴尚炫;车丞范;崔康植 - 爱思开海力士有限公司
- 2018-11-27 - 2023-08-01 - H10B43/00
- 半导体器件以及该半导体器件的制造方法。一种半导体器件包括：第一层叠结构；第二层叠结构，其在第一方向上与第一层叠结构相邻；第一绝缘层，其包括在与第一方向交叉的第二方向上突出的多个突出部并且包括限定在多个突出部之间的凹部；以及第二绝缘层，其被设置在第一层叠结构和第二层叠结构之间，该第二绝缘层被插入到凹部中并且该第二绝缘层与多个突出部当中的至少一个突出部接触。
- 半导体器件的制造方法-201910116205.9
- 朴寅洙;尹基准;李起洪 - 爱思开海力士有限公司
- 2019-02-15 - 2023-08-01 - H10B43/00
- 半导体器件的制造方法。一种制造半导体器件的方法，该方法包括如下步骤：在包括有第一区域和第二区域的下部结构上形成第一蚀刻停止图案以暴露所述第二区域；在所述下部结构上堆叠多个堆叠结构以与所述第二区域和所述第一蚀刻停止图案交叠；通过蚀刻所述多个堆叠结构形成阶梯式堆叠结构以暴露所述第一蚀刻停止图案的端部；形成穿过所述阶梯式堆叠结构和所述第一蚀刻停止图案的狭缝；以及经由所述狭缝用导电图案替代所述第一蚀刻停止图案和所述多个堆叠结构的牺牲层。
- 三维半导体存储器件-201910874966.0
- 赵始衍;申惠悧;李诚馥;崔庾植;黄善劲 - 三星电子株式会社
- 2019-09-17 - 2023-08-01 - H10B43/00
- 一种三维(3D)半导体存储器件包括：衬底，包括单元阵列区域、连接区域和在单元阵列区域与连接区域之间的块选择区域；堆叠结构，包括垂直地堆叠在衬底上的水平层，每个水平层包括电极部分和连接部分，电极部分在单元阵列区域和块选择区域上在第一方向上延伸，连接部分设置在连接区域上以在垂直于第一方向的第二方向上连接电极部分；以及块选择栅电极，在块选择区域上与水平层的电极部分的侧壁交叉。每个电极部分包括在单元阵列区域上具有第一导电类型的第一半导体区域，并且包括在块选择区域上具有与第一导电类型不同的第二导电类型的沟道掺杂区域。
- 电荷捕捉式非易失性存储器的存储单元-202310026575.X
- 黎俊霄;赖宗沐;沈政彦;许家荣 - 力旺电子股份有限公司
- 2023-01-09 - 2023-07-28 - H10B43/00
- 本发明公开一种电荷捕捉式非易失性存储器的存储单元。此存储单元形成于半导体基板的阱区上。此存储单元具有一存储晶体管。存储晶体管的栅极结构包括：第一隧穿层、第二隧穿层、捕捉层、阻挡层与栅极层。第一隧穿层接触于阱区的表面。第二隧穿层覆盖于第一隧穿层。捕捉层覆盖于第二隧穿层。阻挡层覆盖于捕捉层。栅极层覆盖于阻挡层。第二隧穿层中有渐变的氮分布。第二隧穿层中靠近第一隧穿层的第一区域的第一氮浓度低于第二隧穿层中靠近捕捉层的第二区域的第二氮浓度。
- 非挥发性存储器及其形成方法-202010005372.9
- 吴宗霖 - 联华电子股份有限公司
- 2020-01-03 - 2023-07-25 - H10B43/00
- 本发明公开一种非挥发性存储器及其形成方法，其中该非挥发性存储器包含一基底、多个条状栅极堆叠结构以及多个接触插塞。基底包含多个条状掺杂区。多个条状栅极堆叠结构跨设条状掺杂区，其中各条状栅极堆叠结构由下而上包含堆叠的一电荷存储层以及一栅极导电层。多个接触插塞设置于条状栅极堆叠结构之间的条状掺杂区上，其中在接触插塞侧边以及条状掺杂区上的各栅极导电层的一侧壁具有阶梯状轮廓。
- 三维存储器件及其形成方法-202180000824.7
- 许宗珂;袁彬;王香凝;张强威 - 长江存储科技有限责任公司
- 2021-03-15 - 2023-07-21 - H10B43/00
- 提供了一种三维(3D)存储器件。在示例中，该3D存储器件包括阶梯和穿过阶梯的多个支撑结构组。多个支撑结构组被布置在第一方向上，并且支撑结构组中的每个组包括三个支撑结构，其中，三个支撑结构的投影在平行于第一方向的平面中形成三角形形状。
- 半导体器件以及包括半导体器件的电子系统-202211480687.4
- 崔孝锡;金暻善;孙熙政;姜敏珠;安性俊 - 三星电子株式会社
- 2022-11-23 - 2023-05-23 - H10B43/00
- 一种半导体存储器件，包括：单元衬底，包括单元阵列区和延伸区；栅电极，堆叠在单元衬底上，栅电极包括钼；以及单元阵列区中的沟道结构，沟道结构穿透栅电极，其中，栅电极中的至少一个在沟道结构之间的区域中包括至少一个空隙。
- 半导体存储器装置和该半导体存储器装置的制造方法-202210533436.1
- 朴俊赫;朴庆敏;陈成坤;崔桐源 - 爱思开海力士有限公司
- 2022-05-17 - 2023-04-28 - H10B43/00
- 提供一种半导体存储器装置和该半导体存储器装置的制造方法。该半导体存储器装置包括：栅极层叠结构，其包括在垂直方向上交替层叠的多个层间绝缘层和多个导电图案；虚设层叠结构，其包括在垂直方向上交替层叠的多个虚设层间绝缘层和多个牺牲层，该虚设层叠结构设置在栅极层叠结构所设置的高度处；沟道结构，其贯穿栅极层叠结构；存储器层，其设置在多个导电图案中的每一个与沟道结构之间；以及虚设柱，其在垂直方向上以小于沟道结构的长度的长度贯穿虚设层叠结构的一部分。
- 三维存储器装置及其形成方法-202180002651.2
- 张坤;周文犀;刘威;夏志良;陈亮;王言虹 - 长江存储科技有限责任公司
- 2021-06-30 - 2023-04-14 - H10B43/00
- 公开了三维(3D)存储器装置及其形成方法。在特定方面，3D存储器装置包括第一半导体组件、第二半导体组件以及在第一半导体组件和第二半导体组件之间的组件间键合层。第一半导体组件包括第一阵列结构和第一外围结构。第一阵列结构包括具有多个交错的堆叠导电层和堆叠电介质层的第一存储器堆叠体。第一外围结构包括电连接到第一存储器堆叠体的多个第一外围电路。第二半导体组件包括第二阵列结构和第二外围结构。第二阵列结构包括具有多个交错的堆叠导电层和堆叠电介质层的第二存储器堆叠体。第二外围结构包括电连接到第二存储器堆叠体的多个第二外围电路。
- 半导体存储元件及其制作方法-202110993817.3
- 黄骏松;任驰 - 联华电子股份有限公司
- 2021-08-27 - 2023-02-17 - H10B43/00
- 本发明公开一种半导体存储元件及其制作方法，其中该半导体存储元件包含基底；控制栅极，设置于基底上；源极扩散区，设置于基底内且位于控制栅极的第一侧；选择栅极，设置在源极扩散区上，其中选择栅极具有凹陷顶面；电荷存储结构，设置于控制栅极下方；第一间隙壁，设置在选择栅极与控制栅极之间以及电荷存储结构与选择栅极之间；字线栅极，设置于控制栅极的第二侧；第二间隙壁，设置于字线栅极与控制栅极之间；以及漏极扩散区，设置于基底内且邻近字线栅极。
- 一次性可编程存储器单元-202210819607.7
- L·马索罗;P·卡伦佐 - 意法半导体(鲁塞)公司
- 2022-07-12 - 2023-01-17 - H10B43/00
- 本公开的实施例涉及一次性可编程存储器单元，其包括与电容器耦联的晶体管。晶体管包括至少一个第一导电栅极元件，其被布置在形成于半导体衬底中的至少一个第一沟槽中；以及至少一个第一沟道部分，其被掩埋在衬底中、并且在至少一个第一导电栅极元件的至少第一侧表面水平处延伸。电容器包括形成存储器的电容元件。至少一个第一沟道部分被电耦联到电容元件的电极。
- 内存组件及其制造方法-201910113773.3
- 张文岳 - 力晶积成电子制造股份有限公司
- 2019-02-14 - 2023-01-06 - H10B43/00
- 本发明公开一种内存组件及其制造方法。其中该内存组件包括基底、第一与第二字符线、第一与第二电荷捕捉层、第一漏极区与第一源极区。基底具有沿第一方向延伸的第一与第二凹陷。第一字符线与第一电荷捕捉层设置于第一凹陷中，且第二字符线与第二电荷捕捉层设置于第二凹陷中。第一电荷捕捉层位于第一字符线与第一凹陷的侧壁之间，且第二电荷捕捉层位于第二字符线与第二凹陷的侧壁之间。第一漏极区与第一源极区设置于基底中且分别沿第二方向延伸于第一与第二电荷捕捉层之间。
- 存储器单元和电子设备-202221792563.5
- L·马索罗;P·卡伦佐 - 意法半导体(鲁塞)公司
- 2022-07-12 - 2023-01-06 - H10B43/00
- 本公开的实施例涉及存储器单元和电子设备，其中存储器单元晶体管，包括：至少一个第一导电栅极元件，被布置在形成于半导体衬底中的至少第一沟槽中；以及至少第一沟道部分，被掩埋在所述半导体衬底中并且与所述至少一个第一导电栅极元件的至少一个第一侧表面平行地延伸；以及形成存储器元件的电容元件；其中所述至少一个第一沟道部分被耦联到所述电容元件的电极。
- 专利分类
