[发明专利]一种脉冲控制设备及其使用方法有效
| 申请号： | 202211273972.9 | 申请日： | 2022-10-18 |
| 公开（公告）号： | CN115344079B | 公开（公告）日： | 2023-03-10 |
| 发明（设计）人： | 王瑞;谢春华;胡劲松;方小康;张莹;李娟;周秀芬;方传会 | 申请（专利权）人： | 武汉亚为电子科技有限公司 |
| 主分类号： | H03K5/05 | 分类号： | H03K5/05 |
| 代理公司： | 武汉红观专利代理事务所(普通合伙) 42247 | 代理人： | 陈凯 |
| 地址： | 430000 湖北省武汉市东湖新技术开*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了一种脉冲控制设备及其使用方法，所述脉冲控制设备包括：时钟计数器模块、时钟比较器模块、脉宽批量配置模块、脉宽转时钟数量模块和脉宽输出控制器模块。通过有机组合，可产生高时间精度、不同脉宽的序列脉冲，时钟计数器模块是以FPGA硬件外部选择50M有源时钟源，经过PLL（锁相环）升频到500MHz，每个时钟计数精度可达2ns，时钟稳定度可达0.2ns级，在源头上保证了信号精度。 | ||
| 搜索关键词： | 一种 脉冲 控制 设备 及其 使用方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉亚为电子科技有限公司，未经武汉亚为电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211273972.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种高频差分时钟电路及电子设备-202310948401.9
- 请求不公布姓名 - 创视微电子（成都）有限公司
- 2023-07-31 - 2023-10-27 - H03K5/05
- 本发明公开了一种高频差分时钟电路及电子设备，涉及集成电路技术领域，其技术方案要点是：单端到差分电路，用于将接收到的单时钟信号生成第一差分时钟信号；驱动可控缓冲器，用于调节第一差分时钟信号的占空比后输出第二差分时钟信号；时钟偏移调节电路，用于调节第二差分时钟信号的时钟偏移后输出第三差分时钟信号；低通滤波器，用于采集第三差分时钟信号的占空比信息；基准电压生成电路，用于产生基准电压；运算放大器，用于将经占空比信息转换后的采样电压与基准电压进行比较，并反馈调控驱动可控缓冲器的驱动能力。本发明可以对信号的占空比进行精准调控，时钟路径无需引入大量电容，集成电路的占用面积更小，可以实现高频率的时钟调节。
- 任意调整高速时钟占空比式电路-202310890367.4
- 潘锐 - 苏州明彰半导体技术有限公司
- 2023-07-20 - 2023-10-24 - H03K5/05
- 本发明涉及一种任意调整高速时钟占空比式电路，包括有边沿控制电路，边沿控制电路上导通连接有时钟缓冲电路，边沿控制电路上连接有运算放大器，运算放大器的反相输入端设置有第一低通滤波器，运算放大器的正相输入端设置有第二低通滤波器，第二低通滤波器上连接有调整电路，调整电路上连接有分频器，边沿控制电路输入有第一高速时钟，边沿控制电路输出有第二高速时钟至时钟缓冲电路，时钟缓冲电路输出有第三高速时钟。由此，能够在本地时钟控制系统中引入反馈系统，实现输出时钟的占空比可调。同时，占空比参考值由低速可调占空比电路输出的低速时钟信号产生，令高速时钟的占空比能够拥有较高的精度。
- 时钟占空比稳定电路和装置-202310961426.2
- 刘煦;赵庆中 - 上海联影微电子科技有限公司
- 2023-08-01 - 2023-10-20 - H03K5/05
- 本申请涉及一种时钟占空比稳定电路和装置，其中，该电路包括：时钟信号生成模块和占空比检测模块，占空比检测模块包括积分运算放大单元；积分运算放大单元的反相输入端连接时钟信号生成模块的输出端，积分运算放大单元的同相输入端用于连接电压可调的电压源，积分运算放大单元的输出端与时钟信号生成模块的反馈输入端耦合；积分运算放大单元用于检测时钟信号生成模块输出的时钟信号的占空比，并输出占空比反馈信号；时钟信号生成模块被配置为基于占空比反馈信号调整时钟信号的占空比。本申请提供了一种可以调整占空比稳定值的时钟信号占空比稳定电路，解决了目前的时钟信号占空比稳定器，无法对调整时钟信号占空比的稳定值的问题。
- 占空检测电路、占空校正电路及使用其的半导体装置-202310246277.1
- 朴奎泰;徐荣锡 - 爱思开海力士有限公司
- 2023-03-14 - 2023-10-20 - H03K5/05
- 本公开涉及占空检测电路、占空校正电路及使用其的半导体装置。占空校正电路包括：第一延迟电路、第二延迟电路、bang‑bang驱动器、占空检测电路和延迟控制电路。第一延迟电路延迟输入时钟信号以生成第一延迟时钟信号。第二延迟电路基于延迟控制信号延迟输入时钟信号以生成第二延迟时钟信号。bang‑bang驱动器基于锁定信号和占空检测信号从第一延迟时钟信号和第二延迟时钟信号生成第一驱动时钟信号和第二驱动时钟信号。占空检测电路可以检测第一驱动时钟信号和第二驱动时钟信号的占空比以及生成占空检测信号。延迟控制电路可以基于占空检测信号生成延迟控制信号和锁定信号。
- 用于低功率低相位噪声振荡器的自注入锁定-201880055841.9
- B·巴赫尔;B·哈龙;A·凯 - 德克萨斯仪器股份有限公司
- 2018-08-29 - 2023-10-20 - H03K5/05
- 为了产生低功率、低相位的噪声振荡信号，使用振荡器(102)产生具有基频分量和N次谐波分量的信号(112)。N为选择的整数，并且N1。信号通过Q因子≥5的带通滤波器(108)进行滤波。滤波器(108)使N次谐波分量作为滤波后的N次谐波分量(106)通过。将滤波后的N次谐波分量(106)注入到振荡器(102)中以自注入锁定信号的基频。
- 一种时钟信号占空比调节电路-202310847123.8
- 刘湖云;郑君华;马亚奇 - 合芯科技（苏州）有限公司;合芯科技有限公司
- 2023-07-11 - 2023-09-29 - H03K5/05
- 本申请公开了一种时钟信号占空比调节电路，所述电路包括基本模块、调节模块和可选延迟模块，基本模块用于接入初始时钟信号和第一调节信号和第四调节信号以生成输出时钟信号；调节模块用于接入初始时钟信号、使能信号、第二时钟信号和第三调节信号，输出第一调节信号和第四调节信号以对基本模块接收的初始时钟信号进行占空比调节；可选延迟模块用于接入基本模块输出的第二时钟信号，以及根据控制信号进行信号通道选择，并对第二时钟信号进行延时运算后经所选择的信号通道输出第三调节信号并输入调节模块。本申请的时钟信号占空比调节电路架构简单、调节灵活，且能够满足多种占空比调节需求的时钟信号占空比调节电路。
- 可调谐的低速时钟占空比偏斜修调电路及方法、计时电路-202310986956.2
- 符美明 - 成都电科星拓科技有限公司
- 2023-08-08 - 2023-09-05 - H03K5/05
- 本发明公开了一种可调谐的低速时钟占空比偏斜修调电路及方法、计时电路，其中修调电路包括可变比例电流镜、比较器、反相器、驱动模块、PMOS开关管、第一NMOS开关管、第二NMOS开关管和电容器，可变比例电流镜的信号输入端接入控制信号，信号输出端连接PMOS开关管的栅极，PMOS开关管的源极接入工作电压，漏极连接第一NMOS开关管的源极、比较器的同相输入端和电容器的第一端；第一NMOS开关管的栅极接入时钟输入信号，比较器的反相输入端接入参考电压，反相器的信号输出端连接驱动模块的信号输入端，驱动模块的信号输出端输出经过修调占空比的时钟输出信号。本发明可调节偏斜修调比例和强度以得到预期占空比。
- 应用于生物样本超声处理系统的PWM信号产生电路及方法-201911258399.2
- 彭民伟;康炎 - 深圳达远辰光科技有限公司
- 2019-12-10 - 2023-08-22 - H03K5/05
- 本发明涉及超声波电源及其应用技术领域，具体涉及用于生物样本超声处理系统的PWM信号产生电路及方法，电路包括微控制器及其连接的电源模块、复位电路模块和振荡电路模块，在电路工作时，通过微控制器产生并输出PWM信号，包括如下步骤：根据振荡电路产生的正弦波的频率，配置微控制器内部的倍频及分频电路模块，得到微控制器的系统时钟频率；再根据系统时钟频率配置微控制器内部定时器模块的时钟频率、定时器参数，从微控制器芯片的引脚以高低电平的形式输出PWM信号。本发明硬件简洁，稳定性高，一致性好，并能明显降低故障率，能通过微控制器灵活控制PWM信号的频率、占空比、开启关闭等输出性能，可以实现多种灵活的应用。
- 一种占空比调节装置、SOC芯片及电子设备-202310562530.4
- 赵书恒 - 成都海光微电子技术有限公司
- 2023-05-17 - 2023-08-18 - H03K5/05
- 本申请涉及一种占空比调节装置、SOC芯片及电子设备，属于电子电路领域。该占空比调节装置包括：调节模块以及误差比较电路；调节模块被配置为接收第一输入时钟、误差电压信号以及第一参数调节信号，并根据误差电压信号对第一输入时钟的占空比进行调节，得到第一时钟信号；基于第一时钟信号、第一参数调节信号，产生与第一时钟信号的占空比相关的第一电压信号。误差比较电路被配置为基于第一电压信号和第一参考电压信号产生误差电压信号；其中，当占空比调节装置的环路稳定时，第一时钟信号的占空比与目标时钟信号的占空比一致。该占空比调节装置具有较高的调节精度，能够根据需要产生多种占空比的时钟信号，能够满足多种时钟场景的需求。
- 一种增加信号脉冲宽度的电路-202320286849.4
- 后嘉伟;黄圣财;彭郁纹 - 钜利芯创（无锡）科技有限公司
- 2023-02-22 - 2023-08-18 - H03K5/05
- 本实用新型涉及相位侦测技术领域，具体提供了一种增加信号脉冲宽度的电路，旨在解决现有技术中信号脉冲宽度不足，导致D触发器无法正确地输出相位差信号中的脉冲的问题。在本实用新型中，第二或门接收相位差信号后输出加宽相位差信号；当数据选择器的控制端接收到加宽相位差信号的高电平时，数据选择器输出脉冲信号；当数据选择器的控制端接收到加宽相位差信号的低电平时，所述数据选择器输出返回信号。由于加宽相位差信号的高电平的时间的加长，数据选择器输出的脉冲信号和所述返回信号之间间隔变宽，使得D触发器的CLOCK信号的上升沿能够对脉冲信号的低电平进行触发，进而使得D触发器正确输出相位差信号中的脉冲。
- 时钟占空比校准电路-202310342606.2
- 请求不公布姓名 - 上海壁仞智能科技有限公司
- 2023-03-31 - 2023-07-25 - H03K5/05
- 本发明提供一种时钟占空比校准电路，涉及电路技术领域，该电路包括：占空比调整模块，用于接收差分时钟输入信号，根据占空比检测模块反馈的共模直流电平调整差分时钟输出信号的占空比，直至占空比与预设占空比之间的差值的绝对值小于预设值；驱动缓冲器模块，用于增强差分时钟输出信号对后级电路的驱动能力；占空比检测模块，其输入端与驱动缓冲器模块的输出端相连，用于将驱动能力增强后的差分时钟输出信号转换成共模直流电平，并将共模直流电平反馈至占空比调整模块中。本发明可以避免已经校准过的差分时钟输出信号的占空比经过增强驱动的缓冲器后再次受到影响，从而提升时钟占空比校准电路的校准精度。
- 脉冲宽度调制电路、对应的设备和方法-201811217392.1
- E·博蒂;N·加洛 - 意法半导体股份有限公司
- 2018-10-18 - 2023-07-14 - H03K5/05
- 本公开涉及脉冲宽度调制电路、对应的设备和方法。在实施例中，PWM调制电路包括被配置为接收方波输入信号并且从方波输入信号产生三角波信号的第一电路块、被配置为接收调制信号并且通过将调制信号与载波信号进行比较来产生PWM信号的第二电路块、被耦合在第一电路块和第二电路块之间并且对具有上基准值和下基准值的基准信号敏感的切换电路块，并且切换电路块选择性地在载波传输设置与一个或多个载波强制设置之间可切换，切换电路块在载波传输设置中将第一电路块耦合到第二电路块以将三角波信号作为载波信号传输，一个或多个载波强制设置用于优化或抑制在PWM信号中的脉冲跳跃，其中切换电路块将载波信号分别强制为上基准值和下基准值。
- 时钟同步脉冲宽度缩放-202211713458.2
- A·R·勒乐;P·J·帕琴;R·A·史密斯;B·H·施奈德 - 德克萨斯仪器股份有限公司
- 2022-12-27 - 2023-06-30 - H03K5/05
- 本申请题为“时钟同步脉冲宽度缩放”。一种电子电路(100)，其包括振荡器电路(104)、第一分频器电路(106)、同步控制电路(107)和外围电路(108)。振荡器电路(104)被配置成生成基频时钟。第一分频器电路(106)被配置成将基频时钟除以第一可选除数以生成分频时钟。同步控制电路(107)被配置成生成同步脉冲，该同步脉冲控制第一分频器电路中的第一可选除数从第一值到第二值的改变。同步脉冲的脉冲宽度基于第一可选除数的第一值。外围电路(108)耦合到第一分频器电路(106)和同步控制电路(107)。外围电路(108)包括第二分频器电路(110)。第二分频器电路(110)将分频时钟除以第二可选除数，并且响应于同步脉冲改变第二可选除数。
- 基于FPGA的窄脉冲输出系统及方法-201711453508.7
- 李楚元 - 一诺仪器（中国）有限公司
- 2017-12-27 - 2023-06-30 - H03K5/05
- 本发明提出一种基于FPGA的窄脉冲输出系统及方法，该系统包括：信号发生模块，作为信号发生源而生成并输出定宽窄脉冲信号，或，作为接口接收外部输入的定宽窄脉冲信号并输出；及信号处理模块，接收定宽窄脉冲信号，将定宽窄脉冲信号输入至第一可变延时模块和第二可变延时模块，并对经过第一可变延时模块的定宽窄脉冲信号进行取反，将第一可变延时模块和第二可变延时模块输出的两路定宽窄脉冲信号相与，生成第一窄脉冲信号并输出；其中，所述第一可变延时模块和第二可变延时模块被约束为位置固定，所述第一可变延时模块与所述第二可变延时模块之间具有一定时延差。本发明能克服随机延时带来的影响，输出更稳定的窄脉冲。
- 一种时钟占空比调节电路、SOC芯片及电子设备-202320212836.2
- 黄瑞锋;杨昌楷 - 海光信息技术股份有限公司
- 2023-02-14 - 2023-06-30 - H03K5/05
- 本申请属于涉及一种时钟占空比调节电路、SOC芯片及电子设备，属于电子电路领域。该时钟占空比调节电路包括基本传输支路、N路延时控制支路和复用调节单元。复用调节单元具有多种电路结构，多种电路结构包括延时电路以及用于将占比调大的第一调节电路和/或用于将占空比调小的第二调节电路，多种电路结构包含共用的目标逻辑器件；复用调节单元用于根据初始时钟信号和每一路延时控制支路输出的延时控制信号切换自身的电路结构，从而使时钟占空比调节电路呈现出不同的电路结构。通过重复利用复用调节单元内部的逻辑器件，使得在实现所需功能的情况下，所使用的逻辑器件大幅减少，进而可以减少电路的面积以及延迟损耗。
- 电脉冲生成设备-202180060214.6
- 约纳斯·古斯塔夫松 - 斯堪的诺维亚系统公司
- 2021-07-14 - 2023-06-23 - H03K5/05
- 披露了一种被连接或可连接到负载(90)的电脉冲生成设备(100)。该电脉冲生成设备包括电能储存模块(40)以及被配置为选择性地对该电能储存模块充电的电力供应器(30)。该电脉冲生成设备包括开关单元(50)，该开关单元被配置为使得穿过该开关单元的电流路径的电导率可通过将调制后的数字驱动信号传输到该开关单元来控制，由此，该开关单元基于该数字驱动信号而在其不同操作状态之间可控制地切换。该电脉冲生成设备被配置为通过该电能储存模块的充电和放电来生成一个或多个电脉冲，其中，当将该电能储存模块放电时，产生电脉冲的至少一部分以将其传送到该负载。该开关单元分别连接到该电力供应器和该电能储存模块，使得基于该开关单元在其不同操作状态之间的切换，该电力供应器通过由该电力供应器供应的充电电流对该电能储存模块充电，或将该电能储存模块放电以便产生要传送到该负载的电脉冲，其中，通过该电能储存模块的放电产生的该电脉冲的形状至少部分地通过对该数字驱动信号的调制来管控。控制模块(60)被配置为生成调制后的数字驱动信号并且将该数字驱动信号传输到该开关单元。基于选定电脉冲形状来生成该调制后的数字驱动信号，使得通过该电能储存模块的放电产生的该电脉冲的形状符合该选定电脉冲形状，该电能储存模块的放电基于该开关单元根据该数字驱动信号而在其不同操作状态之间进行的切换。
- 二倍频参考时钟电路、芯片及电子设备-202310412315.6
- 张哲瑞;汝嘉耘;宋飞;张京华 - 芯翼成科技（成都）有限公司
- 2023-04-18 - 2023-06-16 - H03K5/05
- 本申请实施例涉及集成电路领域，公开了一种二倍频参考时钟电路、芯片及电子设备。上述二倍频参考时钟电路中数字控制模块用于根据第一校准环路通过延迟参考时钟生成的第一延迟时钟和参考时钟向第一校准环路发送第一校准信号，校准第一校准环路，以使第一校准环路生成发送至二倍频模块的第一校准时钟；以及根据第二校准环路通过延迟参考时钟生成的第二延迟时钟和第一校准时钟向第二校准环路发送第二校准信号，校准第二校准环路，以使第二校准环路生成发送至二倍频模块的第二校准时钟；二倍频模块用于根据第一校准时钟和第二校准时钟生成二倍频参考时钟，以低功耗实现参考时钟的占空比校准，同时使生成二倍频参考时钟能够降低环路内的噪声。
- 一种高精度PWM脉冲生成电路及芯片-202211599795.3
- 刘帅;何代明 - 天津兆讯电子技术有限公司
- 2022-12-12 - 2023-06-09 - H03K5/05
- 本发明公开了一种高精度PWM脉冲生成电路及芯片。该PWM脉冲生成电路包括PWM脉冲组单元、输出逻辑单元和精度控制单元。其中，一组延迟时钟信号的输入端口分别与PWM脉冲组单元的一组输入端对应连接，第一控制信号的输入端口与PWM脉冲组单元的控制端连接，PWM脉冲组单元的一组输出端分别与输出逻辑单元的第一组输入端对应连接；第二控制信号的输入端口与精度控制单元的输入端连接，精度控制单元的一组输出端分别与输出逻辑单元的第二组输入端对应连接，输出逻辑单元的输出端与PWM脉冲生成电路的输出端连接。该PWM脉冲生成电路实现了一组高精度PWM脉冲信号的产生和可调输出。
- 信号产生电路、信号产生方法以及电压控制方法-202211569724.9
- 请求不公布姓名 - 摩尔线程智能科技（北京）有限责任公司;摩尔线程智能科技（成都）有限责任公司
- 2022-12-08 - 2023-03-21 - H03K5/05
- 本公开涉及信号控制领域并公开了一种信号产生电路、信号产生方法以及电压控制方法。所述信号产生电路包括占空比校正电路和PWM脉冲信号控制电路，占空比校正电路对期望占空比进行校正，PWM脉冲信号控制电路根据校正后的占空比、期望频率和时钟脉冲信号生成控制信号，根据控制信号控制输出电路输出PWM脉冲信号。通过对占空比进行校正，减小实际输出的占空比与期望占空比之间的误差，从而减小输出的PWM脉冲信号与期望的PWM脉冲信号之间的误差。
- 时钟调相电路、时钟调相方法及计算机可读存储介质-202211508748.3
- 闫振林;段缓玺 - 苏州雄立科技有限公司
- 2022-11-29 - 2023-03-10 - H03K5/05
- 本发明实施例涉及芯片设计中时钟调相技术领域，公开了一种时钟调相电路、时钟调相方法及计算机可读存储介质，该时钟调相电路包括检测电路、控制器和调相电路；检测电路被配置为检测芯片对应的调相参数，并输出该调相参数；其中，该调相参数包括芯片的工作参数和/或芯片所处的环境的环境参数；控制器与检测电路的输出端耦接，且被配置为：基于接收到的调相参数生成时钟控制信号，并输出该时钟控制信号；调相电路与控制器的输出端耦接，且被配置为：根据接收到的时钟控制信号，对时钟输入信号进行调相，并输出时钟输出信号。应用本发明的技术方案，能够提高时钟调相电路的调相精度和灵活性，扩展了时钟调相电路的应用场景。
- 一种脉冲控制设备及其使用方法-202211273972.9
- 王瑞;谢春华;胡劲松;方小康;张莹;李娟;周秀芬;方传会 - 武汉亚为电子科技有限公司
- 2022-10-18 - 2023-03-10 - H03K5/05
- 本发明提出了一种脉冲控制设备及其使用方法，所述脉冲控制设备包括：时钟计数器模块、时钟比较器模块、脉宽批量配置模块、脉宽转时钟数量模块和脉宽输出控制器模块。通过有机组合，可产生高时间精度、不同脉宽的序列脉冲，时钟计数器模块是以FPGA硬件外部选择50M有源时钟源，经过PLL（锁相环）升频到500MHz，每个时钟计数精度可达2ns，时钟稳定度可达0.2ns级，在源头上保证了信号精度。
- 用于高速发射器的时钟占空比校准和相位校准-202210498050.1
- 徐丹丰;刘小龙;邱瀚文;保罗·K·莱;陈继强 - 伊图科技有限公司
- 2022-05-09 - 2022-11-22 - H03K5/05
- 本公开涉及用于高速发射器的时钟占空比校准和相位校准。公开了具有校准器电路的发射器装置。校准器电路对发射器装置的多个时钟信号执行占空比校准和相位校准。在一个实施方式中，基于时钟信号与来自多个时钟信号的参考时钟信号的比较来执行相位校准。在另一实施方式中，校准器电路使用数据信号的固定模式对多个时钟信号执行相位校准。
- 一种高性能的混合抖动型DPWM电路结构-202110471921.6
- 赵毅强;王秋玮;叶茂;刘培研;郑肖肖;李尧;冯书涵;程伟博;魏鑫;高雅 - 天津大学
- 2021-04-29 - 2022-11-01 - H03K5/05
- 本发明公开了一种高性能的混合抖动型DPWM电路结构，包括抖动模块、加法器、延迟可控的延迟链、计数器1、计数器2、比较器、RS触发器，所述延迟可控的延迟链包括多路选择器和多个延迟单元，本发明提出的一种高性能的混合型DPWM电路结构，其可实现高频率、高线性度、高分辨率、高精度的DPWM。
- 序列信号发生器-202010208085.8
- 仝煜;秦熙;张闻哲;王淋;荣星;杜江峰 - 中国科学技术大学
- 2020-03-23 - 2022-10-28 - H03K5/05
- 本发明的实施例提供了一种序列信号发生器，包括波形播放处理模块、波形整合模块和至少一个进位链组，每个进位链组包括至少两条进位链，进位链由多个多路复用器级联而成，波形播放处理模块将序列波形数据传输至进位链；利用进位链的级联电路结构，产生的序列波形的最窄脉宽和时间精度仅与单级的多路复用器的延时时间有关，与时钟周期无关，实现了超窄脉宽的序列波形的生成。通过波形整合模块切换进位链组内的进位链进行交替输出，使得一个进位链加载序列波形数据时，另一个进位链进行序列串输出，实现了无死时间的任意序列信号的生成；以及由于序列波形数据可以任意设置且通过至少两个进位链进行交替输出，因此可以生成任意长度和波形的序列信号。
- 应用于移位寄存器的时钟电路及数据运算电路-202221260219.1
- 不公告发明人 - 北京源启先进微电子有限公司
- 2022-05-23 - 2022-10-21 - H03K5/05
- 本实用新型实施例提供了一种应用于移位寄存器的时钟电路及数据运算电路，应用于移位寄存器的时钟电路包括：功能电路、第一输出电路、第二输出电路以及反馈环路；反馈环路用于根据功能电路的输出信号生成反馈信号；功能电路用于根据时钟源信号生成脉冲时钟信号，以根据脉冲时钟信号和时钟源信号生成输出信号；第一输出电路，用于根据输出信号生成第一脉冲触发信号；第二输出电路，用于根据输出信号生成第二脉冲触发信号，第一脉冲触发信号和第二脉冲触发信号的时间差为指定时长，从而可以生成满足特定场景需求的脉冲宽度的时钟信号。
- 正交时钟偏斜校准电路-202080073129.9
- R·里贝罗 - 德克萨斯仪器股份有限公司
- 2020-10-19 - 2022-05-27 - H03K5/05
- 一种正交时钟偏斜校准电路(100)，其包括具有被耦合以接收第一时钟信号的输入的I‑Q时钟发生器(104)。I‑Q时钟发生器生成同相(I)时钟信号和正交(Q)时钟信号。正交时钟偏斜校准电路(100)包括I‑Q偏斜传感器(112)，其具有被耦合以接收I时钟信号的第一输入和被耦合以接收Q时钟信号的第二输入。I‑Q偏斜传感器(112)响应于I和Q时钟信号之间的偏斜而生成I‑Q偏斜信号。正交时钟偏斜校准电路(100)包括控制电路(124)，其具有被耦合以接收I‑Q偏斜信号的第一输入和被耦合以接收第二时钟信号的第二输入。控制电路(124)响应于I‑Q偏斜信号和第二时钟信号而改变第一时钟信号的占空比。
- 一种可控的时钟脉宽补偿方法电路-202111582846.7
- 包兴刚;姜晓伟;宋伟 - 上海亿家芯集成电路设计有限公司
- 2021-12-22 - 2022-03-25 - H03K5/05
- 本发明公开了一种可控的时钟脉宽补偿方法电路，包括：高电平延时模块、高电平控制模块、低电平延时模块和低电平控制模块，所述高电平延时模块和低电平延时模块均有多个，多个高电平延时模块串行连接，多个低电平延时模块串行连接，输入时钟分别通过高电平延时模块和低电平延时模块后输出，高电平控制模块对每级高电平延时模块进行控制是否高电平延时使能，低电平控制模块对每级低电平延时模块进行控制是否低电平延时使能。本发明的可控的时钟脉宽补偿电路，可以有效控制时钟脉宽，以满足脉冲宽度对于信号完整性的严苛要求，提高设计频率，达到更好的性能。
- 一种采样间隔不均匀性修正电路及方法-201910720281.0
- 杨海波;赵承心;千奕;孔洁;佘乾顺;赵红赟;苏弘 - 中国科学院近代物理研究所
- 2019-08-06 - 2022-03-22 - H03K5/05
- 本发明涉及一种采样间隔不均匀性修正电路及方法，其特征在于，包括时钟电路、缓冲电路、滤波电路、扇出电路、模拟开关和调理电路；所述时钟电路依次连接所述缓冲电路、滤波电路和扇出电路，所述扇出电路的输出端并联连接若干所述模拟开关的一输入端，每一所述模拟开关的输出端均通过连接相应所述调理电路的输入端，每一所述调理电路的输出端均用于连接开关电容阵列芯片电路，本发明可以广泛应用于开关电容阵列芯片电路中。
- 一种低抖动脉宽高分辨率可调方波脉冲产生系统和方法-201910902591.4
- 王超;王深圳;党钊;张雄军;陈骥;陈文棋;李克洪 - 中国工程物理研究院激光聚变研究中心
- 2019-09-24 - 2022-03-08 - H03K5/05
- 本发明公开了一种低抖动脉宽高分辨率可调方波脉冲产生系统和方法，属于同步控制技术领域。所述系统包括精密时序产生组件、第一方波发生器、计算机控制模块，所述精密时序产生组件用于产生由时钟及多频率信号混合编码的数据，并以光数据流的方式提供给第一方波发生器；所述第一方波发生器用于根据光数据流中的时钟、编码频率和方波起点信息，并结合设置的频率、脉宽和幅值信息生成相应的低抖动脉宽高分辨率可调的方波脉冲信号。本发明方案能够将多种频率信号与时钟信号进行混合编码以光数据流的形式进行传输，保证了方波脉冲信号的低抖动特性。该方案高效简洁，可广泛应用于各类固体激光装置、医疗设备、高速电路测试等的研究测试。
- 一种用于低电压下的50%占空比整形电路-202110133393.3
- 王子轩;邵陆钦;蔡志匡;刘璐;谢祖帅;郭静静 - 南京邮电大学
- 2021-02-01 - 2021-11-02 - H03K5/05
- 本发明涉及一种用于低电压下的50%占空比整形电路，利用脉宽调节电路和占空比检测电路，将正弦信号转化为占空比稳定为50%的方波。占空比检测电路和脉宽调节电路形成的负反馈环路将输出占空比锁定为50％。在保证信号正常转化的前提下，增强了电路的噪声性能，降低了电路的静态功耗。
- 专利分类
