“彭郁纹”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果3个，建议您升级VIP下载更多相关专利

[实用新型]一种增加信号脉冲宽度的电路-CN202320286849.4有效
发明人：后嘉伟;黄圣财;彭郁纹 -专利权人：钜利芯创（无锡）科技有限公司
申请日： 2023-02-22 - 公布日： 2023-08-18 - 主分类号： H03K5/05 文献下载
摘要：本实用新型涉及相位侦测技术领域，具体提供了一种增加信号脉冲宽度的电路，旨在解决现有技术中信号脉冲宽度不足，导致D触发器无法正确地输出相位差信号中的脉冲的问题。在本实用新型中，第二或门接收相位差信号后输出加宽相位差信号；当数据选择器的控制端接收到加宽相位差信号的高电平时，数据选择器输出脉冲信号；当数据选择器的控制端接收到加宽相位差信号的低电平时，所述数据选择器输出返回信号。由于加宽相位差信号的高电平的时间的加长，数据选择器输出的脉冲信号和所述返回信号之间间隔变宽，使得D触发器的CLOCK信号的上升沿能够对脉冲信号的低电平进行触发，进而使得D触发器正确输出相位差信号中的脉冲。
一种增加信号脉冲宽度电路

[发明专利]一种用于对多相位CLOCK信号中相位排序的电路及方法-CN202310152068.0在审
发明人：后嘉伟;黄圣财;彭郁纹 -专利权人：钜利芯创（无锡）科技有限公司
申请日： 2023-02-22 - 公布日： 2023-06-09 - 主分类号： H03K5/26 文献下载
摘要：本发明涉及时钟除频技术领域，具体提供了一种用于对多相位CLOCK信号中相位排序的电路及方法，旨在解决现有技术中在进行多相位CLOCK信号除频时，无法分辨哪个是第一相位CLOCK信号，哪个是最后相位CLOCK信号，导致无法继续往下除频的问题。每组电路中的信号启动模块同时启动，且CLOCK输入模块接收不同相位的CLOCK信号，当弱电位模块遇到CLOCK信号的上升沿时，由于上升沿为高电位，则弱电位模块输出低电位，通过反相模块后，电位输出端输出高电位，将每组电路输出的高电位按照出现高电位的时间进行依次排序。本发明根据若干组电路中输出的高电位的顺序，判断出哪个是第一相位CLOCK信号，哪个是最后相位CLOCK信号，方便进行下一步对其中某个相位CLOCK信号的除频。
一种用于多相 clock 信号相位排序电路方法

[发明专利]一种动态偏移侦测相位差的电路及方法-CN202310152066.1在审
发明人：后嘉伟;黄圣财;彭郁纹 -专利权人：钜利芯创（无锡）科技有限公司
申请日： 2023-02-22 - 公布日： 2023-06-02 - 主分类号： H03K5/22 文献下载
摘要：本发明涉及相位差信号技术领域，具体提供了一种动态偏移侦测相位差的电路及方法，旨在解决现有技术时钟计算过程中的时间延迟让相位差计算严重失真，无法正确计算出相位差的问题。相位差计算电路的每组相位差计算单元输出同步相位差脉冲，形成脉冲图；相位差动态偏移电路的每组相位差动态偏移单元输出同步偏移相位差信号，形成相位差偏移图。通过相位差偏移图中第一个同步偏移相位差信号到第N个同步偏移相位差信号的偏移时间加脉冲图中同步相位差脉冲的个数乘以一个同步相位差脉冲的时间，计算出相位差。本发明将相位差信号的偏移时间加到同步相位差脉冲内，使得时钟计算过程中的时间延迟误差能够被弥补，进而使得相位差的计算结果更加准确。
一种动态偏移侦测相位差电路方法